-
公开(公告)号:CN109817568B
公开(公告)日:2024-01-23
申请号:CN201811182488.9
申请日:2018-10-11
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/532
Abstract: 本发明涉及一种用于集成电路的互连及其制造方法,该方法包括:形成包括至少一个线的互连布局,所述至少一个线包括非扩散材料;在线上形成扩散阻挡层;形成开口,该开口完全延伸穿过扩散阻挡层并暴露线的一部分;在扩散阻挡层上沉积扩散层,使得扩散层的一部分接触线的所述部分;以及使扩散层热反应以形成金属性互连。使扩散层热反应将扩散层的材料化学地扩散到所述至少一个线中,并导致至少一个晶粒沿着所述至少一个线的长度从至少一个成核位置生长,所述至少一个成核位置被限定在扩散层的所述部分与线的所述部分之间的界面处。
-
公开(公告)号:CN109817568A
公开(公告)日:2019-05-28
申请号:CN201811182488.9
申请日:2018-10-11
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/532
Abstract: 本发明涉及一种用于集成电路的互连及其制造方法,该方法包括:形成包括至少一个线的互连布局,所述至少一个线包括非扩散材料;在线上形成扩散阻挡层;形成开口,该开口完全延伸穿过扩散阻挡层并暴露线的一部分;在扩散阻挡层上沉积扩散层,使得扩散层的一部分接触线的所述部分;以及使扩散层热反应以形成金属性互连。使扩散层热反应将扩散层的材料化学地扩散到所述至少一个线中,并导致至少一个晶粒沿着所述至少一个线的长度从至少一个成核位置生长,所述至少一个成核位置被限定在扩散层的所述部分与线的所述部分之间的界面处。
-
公开(公告)号:CN111106091A
公开(公告)日:2020-05-05
申请号:CN201910987642.8
申请日:2019-10-17
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/48
Abstract: 本发明涉及一种半导体器件及制造其的方法。在制造半导体器件的方法中,该方法包括:在基板上形成第一导电层;在第一导电层上形成绝缘层;形成穿过绝缘层的通路以暴露第一导电层;在通路的底部上形成自组装单层(SAM);在通路的侧壁处形成阻挡层;去除通路的底部上的SAM;以及在阻挡层和通路的底部上形成第二导电层,使得第一导电层电连接到第二导电层而在通路的底部处在第一导电层和第二导电层之间没有阻挡层。
-
公开(公告)号:CN110021385A
公开(公告)日:2019-07-16
申请号:CN201811256113.2
申请日:2018-10-26
Applicant: 三星电子株式会社
IPC: G16C20/70 , G16C60/00 , H01L23/532
Abstract: 本公开涉及一种表征用在电子器件中的材料的方法及半导体器件。描述了一种表征用在半导体器件中的材料的方法以及使用该材料的半导体器件。该材料具有晶胞和晶体结构。该方法包括仅使用晶胞的正向传导模式来确定材料的品质因数(FOM)。FOM是电阻率乘以平均自由程。FOM可以用于确定材料用在半导体器件中的适用性。
-
公开(公告)号:CN110021385B
公开(公告)日:2024-11-26
申请号:CN201811256113.2
申请日:2018-10-26
Applicant: 三星电子株式会社
IPC: G16C20/70 , G16C60/00 , H01L23/532
Abstract: 本公开涉及一种表征用在电子器件中的材料的方法及半导体器件。描述了一种表征用在半导体器件中的材料的方法以及使用该材料的半导体器件。该材料具有晶胞和晶体结构。该方法包括仅使用晶胞的正向传导模式来确定材料的品质因数(FOM)。FOM是电阻率乘以平均自由程。FOM可以用于确定材料用在半导体器件中的适用性。
-
公开(公告)号:CN111106091B
公开(公告)日:2024-06-28
申请号:CN201910987642.8
申请日:2019-10-17
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/48
Abstract: 本发明涉及一种半导体器件及制造其的方法。在制造半导体器件的方法中,该方法包括:在基板上形成第一导电层;在第一导电层上形成绝缘层;形成穿过绝缘层的通路以暴露第一导电层;在通路的底部上形成自组装单层(SAM);在通路的侧壁处形成阻挡层;去除通路的底部上的SAM;以及在阻挡层和通路的底部上形成第二导电层,使得第一导电层电连接到第二导电层而在通路的底部处在第一导电层和第二导电层之间没有阻挡层。
-
-
-
-
-