公开(公告)号：CN103515441A

公开(公告)日：2014-01-15

申请号：CN201310169990.7

申请日：2013-05-09

Applicant: 三星电子株式会社

Inventor： 前田茂伸 ,  福留秀畅 ,  高荣健 ,  郑周铉

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/04

CPC classification number: H01L29/7842 ,  H01L21/02532 ,  H01L21/02587 ,  H01L21/02636 ,  H01L21/02658 ,  H01L29/045 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明提供一种具有嵌入式应变感应图案的半导体器件，所述半导体器件可包括有源区域，所述有源区域具有在相对的源区和漏区之间提供沟道区域的翅片部分。栅电极可横跨位于相对的源区和漏区之间的沟道区域，第一应变感应结构和第二应变感应结构可位于栅电极的相对两侧上，并可被构造成感应沟道区域上的应变，其中，第一应变感应结构和第二应变感应结构中的每个包括具有一对{111}晶面的相应的面对侧。

公开(公告)号：CN100474534C

公开(公告)日：2009-04-01

申请号：CN200310119705.7

申请日：2003-12-03

Applicant: 三星电子株式会社

Inventor： 高荣健 ,  吴昌奉

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/786

CPC classification number: H01L29/66628 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/7834

Abstract: 本发明公开了一种具有抬升的源极和漏极结构的金氧半晶体管及其制造方法，该晶体管包括源极延伸区和漏极延伸区，其中抑制或消除了掺杂剂在沟道区内的扩散。这部分地通过抬升源极延伸区和漏极延伸区至形成在下面的衬底上的外延层中来实现。由此，增大了有效沟道长度，同时限制了掺杂剂扩散至沟道区中。按此方式，可以通过控制源极延伸区和漏极延伸区、源极区和漏极区各自的几何形状(例如，深度和宽度)、沟道宽度以及可选地形成在下面的衬底中的沟槽，精确地确定晶体管的性能特性。在几个实施例中，源极区和漏极区以及源极延伸区和漏极延伸区可部分或完全延伸穿过外延层，或者甚至延伸至下面的半导体衬底中。

公开(公告)号：CN1525542A

公开(公告)日：2004-09-01

申请号：CN200310119705.7

申请日：2003-12-03

Applicant: 三星电子株式会社

Inventor： 高荣健 ,  吴昌奉

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/786

CPC classification number: H01L29/66628 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/7834

Abstract: 本发明公开了一种具有抬升的源极和漏极结构的金氧半晶体管及其制造方法，该晶体管包括源极延伸区和漏极延伸区，其中抑制或消除了掺杂剂在沟道区内的扩散。这部分地通过抬升源极延伸区和漏极延伸区至形成在下面的衬底上的外延层中来实现。由此，增大了有效沟道长度，同时限制了掺杂剂扩散至沟道区中。按此方式，可以通过控制源极延伸区和漏极延伸区、源极区和漏极区各自的几何形状(例如，深度和宽度)、沟道宽度以及可选地形成在下面的衬底中的沟槽，精确地确定晶体管的性能特性。在几个实施例中，源极区和漏极区以及源极延伸区和漏极延伸区可部分或完全延伸穿过外延层，或者甚至延伸至下面的半导体衬底中。

公开(公告)号：CN101068015A

公开(公告)日：2007-11-07

申请号：CN200710101067.4

申请日：2007-04-26

Applicant: 三星电子株式会社 ,  因菲尼奥恩技术北美公司

Inventor： 高荣健 ,  具滋钦 ,  宣敏喆 ,  罗伯特·韦泽

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供用于小功率应用的电可编程集成熔丝。集成熔丝器件具有堆叠结构，该结构具有多晶硅层和形成于多晶硅层上的导电层。集成熔丝具有的结构特征使得能够用低编程电流/电压对熔丝进行可靠且高效的编程，同时实现熔断位置的一致性。例如，形成具有变化厚度的导电层并形成具有变化掺杂分布的多晶硅层来实现编程的可靠性和一致性，以提供容易发生熔断事件的更为精确的局部化区域。

公开(公告)号：CN103515441B

公开(公告)日：2018-04-27

申请号：CN201310169990.7

申请日：2013-05-09

Applicant: 三星电子株式会社

Inventor： 前田茂伸 ,  福留秀畅 ,  高荣健 ,  郑周铉

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/04

CPC classification number: H01L29/7842 ,  H01L21/02532 ,  H01L21/02587 ,  H01L21/02636 ,  H01L21/02658 ,  H01L29/045 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明提供一种具有嵌入式应变感应图案的半导体器件，所述半导体器件可包括有源区域，所述有源区域具有在相对的源区和漏区之间提供沟道区域的翅片部分。栅电极可横跨位于相对的源区和漏区之间的沟道区域，第一应变感应结构和第二应变感应结构可位于栅电极的相对两侧上，并可被构造成感应沟道区域上的应变，其中，第一应变感应结构和第二应变感应结构中的每个包括具有一对{111}晶面的相应的面对侧。

公开(公告)号：CN1585128A

公开(公告)日：2005-02-23

申请号：CN200410057661.4

申请日：2004-08-23

Applicant: 三星电子株式会社

Inventor： 吴明焕 ,  高荣健

IPC: H01L27/04 ,  H01L27/088 ,  H01L27/12 ,  H01L21/8234 ,  H01L21/84

CPC classification number: H01L29/6653 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/7835

Abstract: 本发明提供一种具有能保证接触阈量硅化物层的高度集成半导体器件及制造该高度集成半导体器件的方法。该高度集成半导体器件包括在半导体衬底上形成一栅极。在栅极两侧上的半导体衬底的预定上部中形成一源极区和一漏极区，使源极区和漏极区的每一个都含有一轻掺杂漏极(LDD)区和一重掺杂区。在栅极、源极区和漏极区上形成一硅化物层。该硅化物层具有一起电阻接触作用的足够厚度并且形成于源极区和漏极区的每一个的LDD区和重掺杂区上。

公开(公告)号：CN101068015B

公开(公告)日：2012-07-18

申请号：CN200710101067.4

申请日：2007-04-26

Applicant: 三星电子株式会社 ,  因菲尼奥恩技术北美公司

Inventor： 高荣健 ,  具滋钦 ,  宣敏喆 ,  罗伯特·韦泽

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供用于小功率应用的电可编程集成熔丝。集成熔丝器件具有堆叠结构，该结构具有多晶硅层和形成于多晶硅层上的导电层。集成熔丝具有的结构特征使得能够用低编程电流/电压对熔丝进行可靠且高效的编程，同时实现熔断位置的一致性。例如，形成具有变化厚度的导电层并形成具有变化掺杂分布的多晶硅层来实现编程的可靠性和一致性，以提供容易发生熔断事件的更为精确的局部化区域。

公开(公告)号：CN100431152C

公开(公告)日：2008-11-05

申请号：CN200410057661.4

申请日：2004-08-23

Applicant: 三星电子株式会社

Inventor： 吴明焕 ,  高荣健

IPC: H01L27/04 ,  H01L27/088 ,  H01L27/12 ,  H01L21/8234 ,  H01L21/84

CPC classification number: H01L29/6653 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/7835

Abstract: 本发明提供一种具有能保证接触阈量硅化物层的高度集成半导体器件及制造该高度集成半导体器件的方法。该高度集成半导体器件包括在半导体衬底上形成一栅极。在栅极两侧上的半导体衬底的预定上部中形成一源极区和一漏极区，使源极区和漏极区的每一个都含有一轻掺杂漏极(LDD)区和一重掺杂区。在栅极、源极区和漏极区上形成一硅化物层。该硅化物层具有一起电阻接触作用的足够厚度并且形成于源极区和漏极区的每一个的LDD区和重掺杂区上。

公开(公告)号：CN101207130A

公开(公告)日：2008-06-25

申请号：CN200710170059.5

申请日：2007-11-09

Applicant: 国际商业机器公司 ,  三星电子株式会社

Inventor： 陈向东 ,  高荣健 ,  杨海宁

IPC: H01L27/11

CPC classification number: H01L27/11 ,  H01L29/7847 ,  Y10S257/903

Abstract: 本发明提供一种包括SRAM单元的集成电路(IC)结构，其中降低了传输门晶体管的性能以增加SRAM单元内晶体管的贝塔比。特别是，在本发明中，通过有意地只改善下拉晶体管的性能同时降低传输门晶体管的性能，获得增加的贝塔比。在本发明中，通过在逻辑互补金属氧化物半导体(CMOS)nFET和SRAM下拉晶体管上实施选择性应力记忆技术以改善上述晶体管的性能，从而实现该所需结果。不在pFET区执行选择性应力记忆技术以避免性能降低，并且不在SRAM传输门晶体管处执行选择性应力记忆技术以避免性能改善。通过改善下拉晶体管处性能而不改善传输门晶体管处性能，SRAM晶体管的贝塔比得到改善。