公开(公告)号：CN101207130A

公开(公告)日：2008-06-25

申请号：CN200710170059.5

申请日：2007-11-09

Applicant: 国际商业机器公司 ,  三星电子株式会社

Inventor： 陈向东 ,  高荣健 ,  杨海宁

IPC: H01L27/11

CPC classification number: H01L27/11 ,  H01L29/7847 ,  Y10S257/903

Abstract: 本发明提供一种包括SRAM单元的集成电路(IC)结构，其中降低了传输门晶体管的性能以增加SRAM单元内晶体管的贝塔比。特别是，在本发明中，通过有意地只改善下拉晶体管的性能同时降低传输门晶体管的性能，获得增加的贝塔比。在本发明中，通过在逻辑互补金属氧化物半导体(CMOS)nFET和SRAM下拉晶体管上实施选择性应力记忆技术以改善上述晶体管的性能，从而实现该所需结果。不在pFET区执行选择性应力记忆技术以避免性能降低，并且不在SRAM传输门晶体管处执行选择性应力记忆技术以避免性能改善。通过改善下拉晶体管处性能而不改善传输门晶体管处性能，SRAM晶体管的贝塔比得到改善。

公开(公告)号：CN101427355B

公开(公告)日：2011-06-15

申请号：CN200780014006.2

申请日：2007-04-23

Applicant: 国际商业机器公司

Inventor： 杨海宁

IPC: H01L21/311

CPC classification number: H01L21/0337 ,  H01L21/0334 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/76229 ,  H01L21/84 ,  H01L27/0207 ,  H01L27/11 ,  H01L27/1104 ,  H01L27/1203 ,  Y10S438/942 ,  Y10S438/947 ,  Y10S977/887

Abstract: 一种处理器件的衬底的方法，包括以下步骤。在所述衬底(12)之上形成覆层(14)。在所述覆层(14)之上形成虚设层(DL)，所述覆层具有顶表面。蚀刻所述虚设层(DL)以形成不同的宽度的构图的虚设部件(DA、DB、DC)，并且暴露所述虚设部件的侧壁(30N、31N、32N、33N)和在所述虚设部件侧旁的所述覆层(14)的部分的所述顶表面。在所述器件之上淀积隔离物层(18C)覆盖所述构图的虚设部件(DA、DB、DC)和所述覆层(14)的暴露的表面。回蚀刻所述隔离物层(18C)，在间隔超过最小间隔的所述构图的虚设部件(DA、DB、DC)的侧壁的侧旁形成侧壁隔离物(30N、31N、32N、33N)并在间隔小于所述最小间隔的所述构图的虚设部件的侧壁之间形成超宽隔离物。剥离所述构图的虚设部件。暴露在所述侧壁隔离物(30N、31N、32N、33N)侧旁的部分所述衬底。通过蚀刻所述衬底构图所述衬底(12)的暴露的部分。

公开(公告)号：CN101548390B

公开(公告)日：2011-05-18

申请号：CN200780045094.2

申请日：2007-10-11

Applicant: 国际商业机器公司

Inventor： 李伟健 ,  杨海宁

IPC: H01L29/94

CPC classification number: H01L29/42316 ,  H01L21/28097 ,  H01L21/28518 ,  H01L29/4975 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/78 ,  Y10S977/892

Abstract: 完全和均匀的硅化栅极导体通过采用亚光刻、亚临界尺寸、纳米尺度开口深地“穿孔”硅化物栅极导体而生产。硅化物形成金属(例如钴、钨等)随后被沉积，多晶硅栅极，覆盖其并且填充穿孔。退火步骤将所述多晶硅转换为硅化物。因为深穿孔，与硅化物形成金属接触的多晶硅的表面面积大为增加，超过传统硅化技术，导致所述多晶硅栅极被完全转换为均匀的硅化物成份。自组装双嵌段共聚物被用于形成被用作形成穿孔的蚀刻“模板”的规则的亚光刻纳米尺度图案。

公开(公告)号：CN101647108A

公开(公告)日：2010-02-10

申请号：CN200680036820.X

申请日：2006-10-02

Applicant: 国际商业机器公司

Inventor： 杨海宁

IPC: H01L21/336 ,  H01L29/76

CPC classification number: H01L21/823425 ,  H01L21/26586 ,  H01L21/823468 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7835

Abstract: 一种用于形成用于半导体器件的不对称隔离物结构的方法，包括在置于半导体衬底(104)之上的至少一对相邻隔开的栅极结构(102)之上形成隔离物层(130)。栅极结构(102)被隔开，使得隔离物层(130)在栅极结构(102)之间的区域中以第一厚度形成并且在别处以第二厚度形成，第二厚度大于所述第一厚度。蚀刻隔离物层使得针对该一对相邻隔开的栅极结构形成不对称隔离物结构。

公开(公告)号：CN100533739C

公开(公告)日：2009-08-26

申请号：CN200710104454.3

申请日：2007-04-23

Applicant: 国际商业机器公司

Inventor： 陈向东 ,  杨海宁

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L29/7842

Abstract: 本发明提供一种半导体器件结构及其制造方法，该结构包括第一场效应晶体管(FET)，第一FET具有第一沟道区域、第一源极区域、第一漏极区域以及覆于第一沟道区域上方的第一栅极导体。第二FET具有第二沟道区域、第二源极区域、第二漏极区域以及覆于第二沟道区域上方的第二栅极导体。第一和第二栅极导体是在第一和第二沟道区域上方延伸的单一细长导电部件的一部分。第一应力薄膜覆于第一FET上方，第一应力薄膜向第一沟道区域施加具有第一数值的应力。第二应力薄膜覆于第二FET上方，第二应力薄膜向第二沟道区域施加具有第二数值的应力。第二数值基本上不同于第一数值。此外，第一和第二应力薄膜在公共边界处相互邻接并在该公共边界处存在基本共面的主表面。

公开(公告)号：CN100452302C

公开(公告)日：2009-01-14

申请号：CN200410090973.5

申请日：2004-11-11

Applicant: 国际商业机器公司

Inventor： H·Y·额 ,  杨海宁

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/665 ,  H01L21/823418 ,  H01L21/823443 ,  H01L21/823468 ,  H01L27/0629 ,  H01L29/6656

Abstract: 一种覆盖晶体管栅极叠层的侧壁和沿晶体管栅极叠层的底部的衬底的一部分的抗蚀刻衬里。该衬里防止在栅极叠层的侧壁上形成可能引起电短路的硅化物，并在晶体管栅极叠层的底部的衬底中的源极和漏极区中确定硅化物形成的位置。该衬里还覆盖电阻器栅极叠层，防止在电阻器栅极叠层中或附近形成硅化物。

公开(公告)号：CN101335190A

公开(公告)日：2008-12-31

申请号：CN200810128529.6

申请日：2008-06-19

Applicant: 国际商业机器公司

Inventor： 陈光荣 ,  李伟健 ,  杨海宁

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/311 ,  H01L21/768

CPC classification number: B81C1/00031 ,  B81B2203/0315 ,  B81C2201/0149 ,  B82Y30/00 ,  H01L21/31144 ,  H01L21/7682 ,  H01L2221/1047

Abstract: 公开了将自组装纳米结构图案化和形成多孔电介质的方法。一方面，该方法包括在下层上提供硬掩模；用光刻胶在该硬掩模上预限定待在图案化过程中进行保护的区域；在该硬掩模及该光刻胶上形成共聚物层；由该共聚物形成自组装纳米结构；以及蚀刻以将该自组装纳米结构图案化。

公开(公告)号：CN100411175C

公开(公告)日：2008-08-13

申请号：CN200510091572.6

申请日：2005-08-23

Applicant: 国际商业机器公司 ,  特许半导体制造有限公司

Inventor： 陈永聪 ,  李永明 ,  杨海宁

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7843 ,  H01L21/823807 ,  H01L29/665

Abstract: 提供了一种半导体器件结构，它包括第一半导体器件；第二半导体器件；以及排列在第一和第二半导体器件二者上的单一应力膜。此应力膜具有重叠第一半导体器件的第一部分，此第一部分将第一幅度的压应力赋予第一半导体器件的导电沟道，此应力膜还具有重叠第二半导体器件的第二部分，此第二部分不将第一幅度的压应力赋予第二半导体器件的导电沟道，第二部分包括不存在于第一部分中的离子浓度，致使第二部分将幅度比第一幅度小得多的压应力、零应力、以及张应力之一赋予第二半导体器件的导电沟道。

公开(公告)号：CN101159256A

公开(公告)日：2008-04-09

申请号：CN200710138261.X

申请日：2007-07-31

Applicant: 国际商业机器公司

Inventor： 杨海宁 ,  杰克·A.·曼德尔曼 ,  李伟健

IPC: H01L23/522 ,  H01L27/11 ,  H01L21/768 ,  H01L21/8244

CPC classification number: H01L21/76895 ,  B82Y10/00 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/76816 ,  H01L23/485 ,  H01L27/11 ,  H01L27/1104

Abstract: 本发明涉及一种半导体器件，其包含位于半导体衬底中并且通过其间的隔离区域彼此隔离的第一和第二有源器件区域，同时该半导体器件包括宽度为大约20nm到大约40nm的第一亚光刻互连结构，用于将第一有源器件区域与第二有源器件区域连接。该半导体器件优选包含至少一个位于半导体衬底中的静态随机存取存储器(SRAM)单元，而且第一亚光刻互连结构直接将SRAM单元的第一下拉晶体管和其第一上拉晶体管直接交叉连接，而在它们之间没有任何金属触点。第一亚光刻互连结构可以通过光刻构图掩模层，然后利用自组装嵌段共聚物或电介质侧壁间隔件形成亚光刻特征来很容易形成。

公开(公告)号：CN101123253A

公开(公告)日：2008-02-13

申请号：CN200710109611.X

申请日：2007-06-07

Applicant: 国际商业机器公司

Inventor： 杨海宁 ,  托马斯·W.·戴尔 ,  李伟健

IPC: H01L27/092 ,  H01L21/8238

Abstract: 集成电路以及制作集成电路的方法。披露了一种在分离的硅层上引入应变MOSFETs的IC的制作方法和结构。N型沟道场效应晶体管(nFET)和P型沟道场效应晶体管(pFET)分别形成于分离的硅层上。因此可以形成紧邻nFETs和pFETs的浅槽隔离(STI)区以将不同的应力引入各自nFETs和pFETs的沟道区。结果，通过STI应力可以提高nFETs和pFETs的性能。此外，由于两个硅层的位置彼此相对垂直，IC的面积也可以被降低。