公开(公告)号：CN118486676A

公开(公告)日：2024-08-13

申请号：CN202311534823.8

申请日：2023-11-16

Applicant: 三星电子株式会社

Inventor： 崔昌玟 ,  金贤慜 ,  朴俊泽 ,  李东镇 ,  李隆彬 ,  林濬熙

IPC: H01L23/528 ,  H01L21/768 ,  H10B41/20 ,  H10B41/35 ,  H10B43/20 ,  H10B43/35 ,  H01L21/8234 ,  H01L27/088

Abstract: 一种半导体器件，包括第一衬底、设置在第一衬底上的晶体管、以及连接到晶体管的第一互连层。第一互连层包括在平行于第一衬底的顶表面的第一方向上彼此间隔开的第一导线、第二导线和第三导线。第二导线设置在第一导线和第三导线之间。第二导线的顶表面相对于第一衬底的顶表面位于比第一导线和第三导线的顶表面高的高度处。

公开(公告)号：CN119383976A

公开(公告)日：2025-01-28

申请号：CN202410928851.6

申请日：2024-07-11

Applicant: 三星电子株式会社

Inventor： 闵柱盛 ,  金准谦 ,  金贤慜 ,  尹康五 ,  尹泽硅 ,  李东镇 ,  李载德 ,  韩智勋

IPC: H10B43/35 ,  H10B43/40

Abstract: 一种半导体存储器件包括单元结构和电连接到单元结构的外围电路结构。外围电路结构包括：有源区；第一栅极结构，包括与有源区相交并且与有源区接触的第一栅极绝缘层；第二栅极结构，包括与第一栅极结构间隔开并且与有源区接触的第二栅极绝缘层；以及源/漏区，位于第一栅极结构和第二栅极结构之间。第一栅极绝缘层的厚度小于第二栅极绝缘层的厚度。源/漏区包括与第一栅极结构相邻的第一区域和与第二栅极结构相邻的第二区域。第一区域的深度等于第二区域的深度。