制造半导体器件的方法
    1.
    发明公开

    公开(公告)号:CN117766395A

    公开(公告)日:2024-03-26

    申请号:CN202311215576.5

    申请日:2023-09-20

    Abstract: 在一种制造半导体器件的方法中,对衬底执行第一选择性外延生长(SEG)工艺以形成第一沟道。执行第一蚀刻工艺以形成穿过所述第一沟道和所述衬底的上部的第一凹陷。所述第一沟道的由所述第一凹陷暴露的侧壁相对于所述衬底的上表面倾斜。执行第二SEG工艺以在所述衬底的表面和所述第一沟道的由所述第一凹陷暴露的所述侧壁上形成第二沟道。形成栅极结构以填充所述第一凹陷。在所述衬底的与所述栅极结构相邻的上部处形成杂质区。

Patent Agency Ranking