-
Patent Agency Ranking
公开(公告)号：CN114582871A
公开(公告)日：2022-06-03
申请号：CN202111455592.2
申请日：2021-12-01
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种半导体存储器装置包括：器件隔离图案，其位于衬底上以限定有源区域；字线，其位于衬底中以与有源区域相交；第一掺杂区域，其位于有源区域中并且在字线的第一侧；第二掺杂区域，其位于有源区域中并且在字线的第二侧；位线，其连接到第一掺杂区域并且与字线相交；位线接触件，其将位线连接到第一掺杂区域；着陆焊盘，其位于第二掺杂区域上；以及存储节点接触件，其将着陆焊盘连接到第二掺杂区域，存储节点接触件包括：第一部分，其与第二掺杂区域接触，第一部分包括单晶硅；以及第二部分，其位于第一部分上，并且包括多晶硅。
-
公开(公告)号：CN118073316A
公开(公告)日：2024-05-24
申请号：CN202311406051.X
申请日：2023-10-27
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768 , H01L29/36 , H01L29/04
Abstract: 提供了一种半导体器件及其制造方法。该半导体器件包括：衬底，具有在第一方向上延伸的衬底凹槽；栅极绝缘层，共形地覆盖衬底凹槽的内壁；含金属图案，设置在栅极绝缘层上并填充衬底凹槽的下部；硅图案，设置在衬底凹槽中的含金属图案上；以及在衬底凹槽中的硅图案上的字线覆盖图案，硅图案包括覆盖含金属图案的上表面和栅极绝缘层的侧表面并具有形成在其上的图案凹槽的第一硅图案以及填充图案凹槽的第二硅图案，第一硅图案具有第一杂质浓度，第二硅图案具有比第一杂质浓度小的第二杂质浓度。
-
公开(公告)号：CN117750758A
公开(公告)日：2024-03-22
申请号：CN202311183750.2
申请日：2023-09-14
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 公开了一种集成电路装置。该集成电路装置包括：基底，包括多个有源区域；多个器件隔离层，设置在基底中并且限定多个有源区域；多条位线，在基底上在第一水平方向上彼此间隔开，并且在与第一水平方向交叉的第二水平方向上延伸；多个绝缘栅栏，在第二水平方向上彼此间隔开并且设置在多条位线中的相邻位线之间；多个掩埋接触件，连接到多个有源区域并且设置在多条位线中的相邻位线之间以及多个绝缘栅栏之间；以及多个竖直绝缘层，竖直地定位在多个绝缘栅栏与多个掩埋接触件之间。
-
公开(公告)号：CN114582799A
公开(公告)日：2022-06-03
申请号：CN202111196041.9
申请日：2021-10-14
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L27/108
Abstract: 提供了一种集成电路装置。所述集成电路装置包括：字线，在第一方向上横跨基底延伸并且在与第一方向不同的第二方向上分隔开；位线，在字线上沿第二方向延伸并且在第一方向上分隔开；第一接触插塞，布置在位线之间，接触基底的第一有源区，具有第一宽度，并且具有第一掺杂剂浓度；以及第二接触插塞，布置在位线之间，接触基底的第二有源区，具有第二宽度，并且具有比第一掺杂剂浓度小的第二掺杂剂浓度。
-
公开(公告)号：CN114068553A
公开(公告)日：2022-02-18
申请号：CN202110778357.2
申请日：2021-07-09
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种半导体器件包括：衬底，所述衬底包括元件分隔膜和由所述元件分隔膜限定的有源区；位线结构，所述位线结构位于所述衬底上；沟槽，所述沟槽位于所述元件分隔膜和所述有源区中，所述沟槽位于所述位线结构的至少一侧，并且包括位于所述元件分隔膜中的第一部分和位于所述有源区中的第二部分，所述第一部分的底表面布设为高于所述第二部分的底表面；单晶存储接触，所述单晶存储接触填充所述沟槽；和信息存储元件，所述信息存储元件电连接到所述单晶存储接触。
-
-
-
-
Search Results
5
records
(took 0.028 seconds)
