公开(公告)号：CN117936566A

公开(公告)日：2024-04-26

申请号：CN202311374110.X

申请日：2023-10-23

Applicant: 三星电子株式会社

Inventor： 朴俊模 ,  权旭炫 ,  朴炼皓 ,  辛宗珉 ,  申宪宗 ,  田钟敏 ,  崔圭峰

IPC: H01L29/06 ,  H01L29/78 ,  H01L27/088

Abstract: 一种半导体器件可以包括：包括有源图案的衬底、在有源图案上的沟道图案、源极/漏极图案、栅电极和绝缘图案。沟道图案可以包括彼此间隔开并垂直堆叠的半导体图案。半导体图案中最下面的一个可以是第一半导体图案。源极/漏极图案可以连接到半导体图案。栅电极可以在半导体图案上，并且可以包括除了第一半导体图案之外的半导体图案下方的多个内部电极。绝缘图案可以在第一半导体图案和有源图案之间。绝缘图案可以包括电介质图案和保护层。保护层可以在电介质图案和第一半导体图案之间。保护层可以在电介质图案和有源图案之间。

公开(公告)号：CN119521760A

公开(公告)日：2025-02-25

申请号：CN202410342405.7

申请日：2024-03-25

Applicant: 三星电子株式会社

Inventor： 辛宗珉 ,  申宪宗 ,  朴葰颖 ,  张在兰 ,  李上羲 ,  克尔姆·里姆 ,  韩成奎

IPC: H10D84/83 ,  H10D84/03

Abstract: 一种半导体器件，包括：下层间绝缘层；第一有源图案和第二有源图案，在下层间绝缘层上；栅电极，在第一有源图案和第二有源图案上；第一源区，在栅电极的第一侧上；第二源区，在栅电极的第二侧上；第三源区，在栅电极的第一侧上；漏区，在栅电极的第二侧上；第一接触部，与栅电极相邻，并且连接到第一源区和第三源区；第二接触部，与栅电极相邻，并且连接到第二源区；第三接触部，与栅电极相邻，并且连接到漏区；下布线层，在下层间绝缘层内部；以及通孔，将下布线层和第一接触部连接。