公开(公告)号：CN117936566A

公开(公告)日：2024-04-26

申请号：CN202311374110.X

申请日：2023-10-23

Applicant: 三星电子株式会社

Inventor： 朴俊模 ,  权旭炫 ,  朴炼皓 ,  辛宗珉 ,  申宪宗 ,  田钟敏 ,  崔圭峰

IPC: H01L29/06 ,  H01L29/78 ,  H01L27/088

Abstract: 一种半导体器件可以包括：包括有源图案的衬底、在有源图案上的沟道图案、源极/漏极图案、栅电极和绝缘图案。沟道图案可以包括彼此间隔开并垂直堆叠的半导体图案。半导体图案中最下面的一个可以是第一半导体图案。源极/漏极图案可以连接到半导体图案。栅电极可以在半导体图案上，并且可以包括除了第一半导体图案之外的半导体图案下方的多个内部电极。绝缘图案可以在第一半导体图案和有源图案之间。绝缘图案可以包括电介质图案和保护层。保护层可以在电介质图案和第一半导体图案之间。保护层可以在电介质图案和有源图案之间。

公开(公告)号：CN116895655A

公开(公告)日：2023-10-17

申请号：CN202310377089.2

申请日：2023-04-07

Applicant: 三星电子株式会社

Inventor： 权旭炫 ,  洪炳鹤 ,  朴修永 ,  徐康一

IPC: H01L27/088 ,  H01L29/06 ,  H01L29/08 ,  H03K3/356

Abstract: 本发明提供一种多堆叠半导体器件，该多堆叠半导体器件包括：衬底；下部场效应晶体管，包括下部沟道结构、围绕下部沟道结构的下部栅极结构、以及第一和第二源极/漏极区；以及在下部场效应晶体管上的上部场效应晶体管，包括上部沟道结构、围绕上部沟道结构的上部栅极结构、以及分别垂直位于第一和第二源极/漏极区上方的第三和第四源极/漏极区，其中第一源极/漏极区连接到正电压源和负电压源中的一个，第三源极/漏极区连接到正电压源和负电压源中的另一个，以及其中第二源极/漏极区的顶部和第四源极/漏极区的底部彼此连接。

公开(公告)号：CN1790679A

公开(公告)日：2006-06-21

申请号：CN200510118186.1

申请日：2005-11-11

Applicant: 三星电子株式会社

Inventor： 权旭炫

IPC: H01L21/8247 ,  H01L21/8246 ,  H01L21/8239

CPC classification number: H01L27/11546 ,  H01L21/82345 ,  H01L27/105 ,  H01L27/11526 ,  H01L29/66825

Abstract: 本发明的实施例涉及用于形成非易失性存储器件的方法。提供具有单元区、第一外围区和第二外围区的衬底。在单元区中的衬底上形成隧道绝缘层。在单元区中的隧道绝缘层上形成初步浮栅。在单元区、第一外围区和第二外围区中的衬底上形成阻挡绝缘层。在单元区、第一外围区和第二外围区中的阻挡绝缘层上形成导电层。除去第一和第二外围区中的导电层和阻挡绝缘层，以露出第一和第二外围区中的至少部分衬底。在第一和第二外围区的露出衬底上分别形成第一和第二栅绝缘层。在单元区、第一外围区和第二外围区中的衬底上形成不掺杂的硅层。用第一导电类型的杂质掺杂第一外围区中的不掺杂硅层。用第二导电类型的杂质掺杂第二外围区中的不掺杂硅层。

公开(公告)号：CN116564970A

公开(公告)日：2023-08-08

申请号：CN202211271785.7

申请日：2022-10-18

Applicant: 三星电子株式会社

Inventor： 朴俊模 ,  朴鍊皓 ,  权旭炫 ,  林健

IPC: H01L27/092 ,  H01L29/423 ,  H01L21/8238

Abstract: 提供了一种半导体装置，所述半导体装置可以包括：基底，包括彼此相邻的第一有源区和第二有源区；第一有源图案和第二有源图案，分别设置在第一有源区和第二有源区上；以及栅电极，延伸以与第一有源图案和第二有源图案交叉。栅电极可以包括分别设置在第一有源区和第二有源区上的第一电极部分和第二电极部分。第二电极部分可以包括顺序地覆盖第二有源图案的第一金属图案、蚀刻阻挡图案、第二金属图案和第三金属图案。第一电极部分可以包括覆盖第一有源图案的第二金属图案。蚀刻阻挡图案可以与第一金属图案和第二金属图案接触，并且蚀刻阻挡图案可以比第一金属图案薄并且比第二金属图案薄。