公开(公告)号：CN119730368A

公开(公告)日：2025-03-28

申请号：CN202410905218.5

申请日：2024-07-08

Applicant: 三星电子株式会社

Inventor： 南瑞祐 ,  申宪宗 ,  朴葰颖 ,  李上羲

IPC: H10D84/83 ,  H10D84/03

Abstract: 一种集成电路器件包括：在衬底上沿第一水平方向延伸的鳍型有源区；面对鳍型有源区的鳍顶部的多个纳米片；在鳍型有源区上的栅极线，栅极线围绕每个纳米片并在第二水平方向上延伸；以及在鳍型有源区上的源极/漏极区。栅极线包括在纳米片堆叠上的主栅极部分、第一子栅极部分、第二子栅极部分和第三子栅极部分。第一子栅极部分在第一水平方向上的宽度大于或等于第三子栅极部分在第一水平方向上的宽度，并且第一子栅极部分的所述宽度小于第二子栅极部分在第一水平方向上的宽度。

公开(公告)号：CN119789519A

公开(公告)日：2025-04-08

申请号：CN202411352136.9

申请日：2024-09-26

Applicant: 三星电子株式会社

Inventor： 南瑞祐 ,  申宪宗 ,  李上羲

IPC: H10D84/85 ,  H10D84/03

Abstract: 在根据实施例的集成电路器件及其制造方法中，在包括用于具有基于缩小尺寸而减小的面积的器件区域的背面配电网络在内的结构中，接触融合桥形成在源极/漏极接触件上，并且因此，可以降低制造工艺的难度并且可以增强电特性。

公开(公告)号：CN119521760A

公开(公告)日：2025-02-25

申请号：CN202410342405.7

申请日：2024-03-25

Applicant: 三星电子株式会社

Inventor： 辛宗珉 ,  申宪宗 ,  朴葰颖 ,  张在兰 ,  李上羲 ,  克尔姆·里姆 ,  韩成奎

IPC: H10D84/83 ,  H10D84/03

Abstract: 一种半导体器件，包括：下层间绝缘层；第一有源图案和第二有源图案，在下层间绝缘层上；栅电极，在第一有源图案和第二有源图案上；第一源区，在栅电极的第一侧上；第二源区，在栅电极的第二侧上；第三源区，在栅电极的第一侧上；漏区，在栅电极的第二侧上；第一接触部，与栅电极相邻，并且连接到第一源区和第三源区；第二接触部，与栅电极相邻，并且连接到第二源区；第三接触部，与栅电极相邻，并且连接到漏区；下布线层，在下层间绝缘层内部；以及通孔，将下布线层和第一接触部连接。

公开(公告)号：CN119155987A

公开(公告)日：2024-12-17

申请号：CN202410651686.4

申请日：2024-05-23

Applicant: 三星电子株式会社

Inventor： 韩成奎 ,  申宪宗 ,  朴葰颖 ,  李上羲 ,  张在兰 ,  郑旻基

IPC: H10B10/00

Abstract: 一种集成电路半导体器件，包括：基底层，包括第一表面和第二表面；栅极结构，在基底层的第一表面上；第一源漏区，在栅极结构的一侧上；第二源漏区，在栅极结构的另一侧上；第一占位部，在第一源漏区的下部中的基底层中，并且电连接到第一源漏区；第二占位部，在第二源漏区的下部中的基底层中；以及金属电力轨，在基底层的第二表面上的第一占位部和第二占位部上，并且电连接到第一占位部。