公开(公告)号：CN119855144A

公开(公告)日：2025-04-18

申请号：CN202411357629.1

申请日：2024-09-27

Applicant: 三星电子株式会社

Inventor： 裵秉俊 ,  孙朠佑

IPC: H10B12/00

Abstract: 提供一种半导体存储器件。半导体存储器件包括：多个沟槽，包括在基板中的多个第一沟槽以及在所述多个第一沟槽中的相应第一沟槽之间的多个第二沟槽；以及多个器件隔离层。相对于基板的下表面，半导体存储器件的直接接触的最下表面在垂直方向上的第一高度可以高于半导体存储器件的掩埋接触的最下表面在垂直方向上的第二高度。

公开(公告)号：CN118382293A

公开(公告)日：2024-07-23

申请号：CN202410081406.0

申请日：2024-01-19

Applicant: 三星电子株式会社

Inventor： 裵秉俊 ,  宋正宇

IPC: H10B12/00

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括：有源区，形成在衬底上；位线，在第一方向上延伸并且通过穿过有源区而形成在衬底的内部，其中位线在基本上垂直于第一方向的第二方向上以第一间隔形成；字线，通过穿过有源区而形成在衬底的内部，并且在第二方向上在位线下方延伸，其中字线在第一方向上以第二间隔形成；接触结构，形成在有源区上并与位线相邻，其中接触结构包括金属层和粘合层；以及电容器结构，形成在接触结构上，其中有源区在相对于第一方向具有特定斜率的第三方向上倾斜。

公开(公告)号：CN117042441A

公开(公告)日：2023-11-10

申请号：CN202310398366.8

申请日：2023-04-14

Applicant: 三星电子株式会社

Inventor： 裴素贤 ,  李垣哲 ,  裵秉俊

IPC: H10B12/00

Abstract: 一种半导体存储器件可以包括：衬底，包括单元区域和围绕单元区域限定的外围区域；以及栅极结构，可以包括顺序地堆叠的第一导电层、第二导电层和第三导电层，第一导电层、第二导电层和第三导电层包括不同的材料，第一导电层包括多晶硅。覆盖层可以位于第三导电层上，并且间隔物可以位于第一导电层、第二导电层、第三导电层和覆盖层中的每一者的侧壁上。第一接触可以延伸穿过覆盖层并且延伸到第三导电层中，其中，第一接触与第二导电层接触，并且与第一导电层分开。第一接触可以包括位于第三导电层中的第一部分和位于覆盖层中的第二部分。在水平方向上，第一部分的宽度可以大于第二部分的宽度。