公开(公告)号：CN118280822A

公开(公告)日：2024-07-02

申请号：CN202311765917.6

申请日：2023-12-20

Applicant: 三星电子株式会社

Inventor： 金康仁 ,  金时年 ,  朴志皓 ,  孙朠佑 ,  李知恩 ,  曹永丞

IPC: H01L21/28 ,  H01L21/308

Abstract: 一种制造半导体器件的方法可以包括：在基板上形成有源图案；在基板上顺序形成基底掩模、第一掩模层、第一盖层、第二掩模层、第二盖层、第三掩模层、第三盖层、第四掩模层和第四盖层；形成第一间隔物；形成第二间隔物；形成第三间隔物；以及使用第三间隔物作为掩模来图案化第一掩模层和第一盖层。形成第三间隔物可以包括形成间隔物层以完全填充图案化的第二掩模层的图案的侧壁之间的空间。

公开(公告)号：CN118317598A

公开(公告)日：2024-07-09

申请号：CN202410011413.3

申请日：2024-01-04

Applicant: 三星电子株式会社

Inventor： 金康仁 ,  金炅桓 ,  孙朠佑 ,  安相彬 ,  李相旼 ,  曹永丞

IPC: H10B12/00

Abstract: 提供一种具有改进的性能和可靠性的半导体存储器装置。该半导体存储器装置包括：衬底，其具有单元区域和外围区域；单元区域隔离层，其将单元区域与外围区域分离；以及多个单元栅极结构，其各自包括在第一方向上延伸的单元栅电极。单元区域包括多个有源区域，其在不同于第一方向的第二方向上延伸，并且在相应单元元件隔离层和单元区域隔离层之间。每个有源区域包括通过单元栅极结构分离的第一部分和第二部分，有源区域的第二部分在有源区域的第一部分中的相应一个的两侧。有源区域包括正常有源区域和虚设有源区域。

公开(公告)号：CN119855144A

公开(公告)日：2025-04-18

申请号：CN202411357629.1

申请日：2024-09-27

Applicant: 三星电子株式会社

Inventor： 裵秉俊 ,  孙朠佑

IPC: H10B12/00

Abstract: 提供一种半导体存储器件。半导体存储器件包括：多个沟槽，包括在基板中的多个第一沟槽以及在所述多个第一沟槽中的相应第一沟槽之间的多个第二沟槽；以及多个器件隔离层。相对于基板的下表面，半导体存储器件的直接接触的最下表面在垂直方向上的第一高度可以高于半导体存储器件的掩埋接触的最下表面在垂直方向上的第二高度。