公开(公告)号：CN116096081A

公开(公告)日：2023-05-09

申请号：CN202211339623.2

申请日：2022-10-28

Applicant: 三星电子株式会社

Inventor： 李善英 ,  裴素贤 ,  李垣哲

IPC: H10B12/00

Abstract: 一种半导体器件包括：衬底，其具有单元阵列区、外围电路区和连接区；器件分离区，其包括在单元阵列区上限定单元有源区的第一器件分离层、在外围电路区上限定外围有源区的第二器件分离层、以及在连接区上限定有源坝的第三器件分离层；栅极结构，其包括栅电极，栅电极在单元阵列区上与单元有源区交叉、延伸至连接区上的第三器件分离层中、并且在第三器件分离层中具有端表面；以及栅极接触插塞，其在连接区上电连接至栅电极，其中，第三器件分离层包括第一绝缘衬垫、第一绝缘衬垫上的第二绝缘衬垫、以及嵌入绝缘层。

公开(公告)号：CN117042441A

公开(公告)日：2023-11-10

申请号：CN202310398366.8

申请日：2023-04-14

Applicant: 三星电子株式会社

Inventor： 裴素贤 ,  李垣哲 ,  裵秉俊

IPC: H10B12/00

Abstract: 一种半导体存储器件可以包括：衬底，包括单元区域和围绕单元区域限定的外围区域；以及栅极结构，可以包括顺序地堆叠的第一导电层、第二导电层和第三导电层，第一导电层、第二导电层和第三导电层包括不同的材料，第一导电层包括多晶硅。覆盖层可以位于第三导电层上，并且间隔物可以位于第一导电层、第二导电层、第三导电层和覆盖层中的每一者的侧壁上。第一接触可以延伸穿过覆盖层并且延伸到第三导电层中，其中，第一接触与第二导电层接触，并且与第一导电层分开。第一接触可以包括位于第三导电层中的第一部分和位于覆盖层中的第二部分。在水平方向上，第一部分的宽度可以大于第二部分的宽度。