-
公开(公告)号：CN112486866B
公开(公告)日：2025-03-21
申请号：CN202010676592.4
申请日：2020-07-14
Applicant: 三星电子株式会社
Abstract: 提供了接口电路、存储装置、存储设备及操作存储装置的方法。一种包括多个存储器裸片的存储装置的接口电路包括：分别与所述多个存储器裸片相对应的多个寄存器，所述多个寄存器均被配置为存储与数据操作命令有关的命令信息；解复用器电路，被配置为：将输入命令信息提供给根据第一地址或第一芯片选择信号中的至少一者从所述多个寄存器当中选择的寄存器，所述输入命令信息是从所述接口电路的外部接收的；以及复用器电路，被配置为：根据第二地址或第二芯片选择信号中的至少一者从自所述多个寄存器当中选择的寄存器接收输出命令信息，并输出所述输出命令信息。
-
公开(公告)号：CN112491398A
公开(公告)日：2021-03-12
申请号：CN202010699788.5
申请日：2020-07-20
Applicant: 三星电子株式会社
IPC: H03K3/017
Abstract: 提供了一种参数监测电路、占空比校正电路和阻抗校准电路。所述参数监测电路包括：代码生成电路，被配置为生成被施加了第一偏移的第一代码以及被施加了第二偏移的第二代码；参数调整电路，被配置为通过分别将所述第一代码和所述第二代码应用于当前参数来生成第一参数和第二参数；比较器电路，被配置为生成第一比较结果和第二比较结果，所述第一比较结果指示所述第一参数与参考参数值之间的比较结果，并且所述第二比较结果指示所述第二参数与所述参考参数值之间的比较结果；以及参数误差检测电路，被配置为基于所述第一比较结果和所述第二比较结果来检测所述当前参数的误差。
-
公开(公告)号：CN111435606A
公开(公告)日：2020-07-21
申请号：CN202010029758.3
申请日：2020-01-10
Applicant: 三星电子株式会社
Abstract: 提供了一种多芯片封装件。多芯片封装件包括：印刷电路板上的第一存储器芯片和第二存储器芯片；存储器控制器，经由第一键合线和第二键合线电连接到第一存储器芯片和第二存储器芯片；以及强度控制模块，被配置为控制第一存储器芯片的第一输出驱动器和第二存储器芯片的第二输出驱动器中的每一个的驱动强度，其中存储器控制器包括接口电路，该接口电路被配置为：分别从由强度控制模块设置了驱动强度的第一输出驱动器和第二输出驱动器接收第一测试数据和第二测试数据，以及基于第一测试数据和第二测试数据来输出用于检测第一键合线和第二键合线是否短路的检测数据。
-
公开(公告)号：CN111223504A
公开(公告)日：2020-06-02
申请号：CN201911141353.2
申请日：2019-11-20
Applicant: 三星电子株式会社
Abstract: 一种接口芯片包括：命令解码器，被配置为基于时钟信号解码被包括在数据输入/输出信号中的命令；时钟掩蔽电路，被配置为生成掩蔽时钟信号，该掩蔽时钟信号包括与时钟信号的第一边沿至第n边沿(n是2或更大的整数)当中的第一边沿相对应的边沿；时钟延迟电路，被配置为向外部芯片发送延迟时钟信号，该延迟时钟信号包括与时钟信号的第二边沿至第n边沿相对应的边沿；芯片选择电路，被配置为基于被包括在数据输入/输出信号中的地址和掩蔽时钟信号生成芯片选择信号；以及芯片使能控制电路，被配置为接收指示数据输入/输出信号的通道的芯片使能信号，并且基于芯片选择信号将芯片使能信号发送到外部芯片。
-
公开(公告)号：CN108155175B
公开(公告)日：2023-07-25
申请号：CN201710755824.3
申请日：2017-08-29
Applicant: 三星电子株式会社
IPC: H01L23/544 , G01R31/28
Abstract: 可以提供一种能够测试内部信号线的多芯片封装件，所述多芯片封装件包括：印刷电路板；第一半导体芯片，安装在印刷电路板上并且包括测试电路；第二半导体芯片，安装在印刷电路板上并且经由多条内部信号线电连接到第一半导体芯片。测试电路可以被配置为：启用第一半导体芯片的与焊盘连接的电路，将互补的数据传输到焊盘之中的至少两个焊盘，并且在与所述至少两个焊盘连接的电路中形成电流路径，从而检测内部键合引线之间的短路，其中，所述焊盘与多条内部信号线接触。
-
Patent Agency Ranking
公开(公告)号：CN109390024A
公开(公告)日：2019-02-26
申请号：CN201810641833.4
申请日：2018-06-21
Applicant: 三星电子株式会社
CPC classification number: G06F3/0632 , G06F3/0604 , G06F3/0659 , G06F3/0673 , G06F13/1689 , G11C29/028 , G11C29/50012
Abstract: 一种存储器装置，包含配置为检查信号传输路径的状态的路径状态检查电路，每个信号传输路径包含存储器装置的数据传输路径和时钟传输路径。路径状态检查电路包含采样电路和管理电路，该采样电路配置为通过使用已经通过数据传输路径的模式数据和已经通过时钟传输路径的时钟信号来进行采样操作并产生采样数据，该管理电路配置为产生采样数据与模式数据的比较，并且基于比较的结果来管理指示是否要进行存储器装置的重新训练操作的检查结果信息。
-
公开(公告)号：CN108155175A
公开(公告)日：2018-06-12
申请号：CN201710755824.3
申请日：2017-08-29
Applicant: 三星电子株式会社
IPC: H01L23/544 , G01R31/28
CPC classification number: H01L25/0652 , G01R31/2803 , G11C5/025 , G11C16/10 , G11C16/22 , G11C16/26 , G11C29/025 , H01L22/34 , H01L2224/48091 , H01L2224/48137 , H01L2224/48145 , H01L2224/48227 , H01L2225/06506 , H01L2225/06596 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , G01R31/2853
Abstract: 可以提供一种能够测试内部信号线的多芯片封装件，所述多芯片封装件包括：印刷电路板；第一半导体芯片，安装在印刷电路板上并且包括测试电路；第二半导体芯片，安装在印刷电路板上并且经由多条内部信号线电连接到第一半导体芯片。测试电路可以被配置为：启用第一半导体芯片的与焊盘连接的电路，将互补的数据传输到焊盘之中的至少两个焊盘，并且在与所述至少两个焊盘连接的电路中形成电流路径，从而检测内部键合引线之间的短路，其中，所述焊盘与多条内部信号线接触。
-
-
公开(公告)号：CN113625940A
公开(公告)日：2021-11-09
申请号：CN202110356638.9
申请日：2021-04-01
Applicant: 三星电子株式会社
Abstract: 公开了存储装置和存储装置的重新训练方法。所述存储装置包括NVM封装件和控制器，控制器通过通道连接到NVM封装件，并且控制NVM封装件的操作。NVM封装件包括接口芯片、第一NVM装置和第二NVM装置，第一NVM装置通过第一内部通道连接到接口芯片，第二NVM装置通过第二内部通道连接到接口芯片。接口芯片响应于从控制器接收的操作请求来选择第一内部通道，并且将第一内部通道连接到所述通道。接口芯片还确定是否需要与第二内部通道有关的重新训练，并且在需要重新训练时将重新训练请求发送到控制器。
-
公开(公告)号：CN109493892B
公开(公告)日：2023-10-03
申请号：CN201810966711.2
申请日：2018-08-23
Applicant: 三星电子株式会社
Abstract: 本申请提供一种缓冲器装置以及包括该缓冲器装置的存储器模块和存储器系统，所述缓冲器装置包括用于对多个存储器装置执行训练操作的结构，以确保数据可靠。存储器控制器构造为控制对多个存储器装置的存储操作。存储器模块包括多个存储器装置以及连接在所述存储器装置和所述存储器控制器之间的缓冲器装置。缓冲器装置对存储器装置执行训练操作，该缓冲器装置包括具有信号延迟电路的训练块，并且存储器控制器通过控制所述训练块来执行所述训练操作。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.025 seconds)
