-
公开(公告)号：CN114822644A
公开(公告)日：2022-07-29
申请号：CN202210064556.1
申请日：2022-01-20
Applicant: 三星电子株式会社
Abstract: 一种操作存储设备的方法，该存储设备包括连接到单个通道的第一存储器设备和第二存储器设备以及存储器控制器，该方法包括：通过单个通道中的数据信号线将从第一存储器设备输出的第一数据发送到存储器控制器；以及在存储器控制器接收第一数据的同时通过数据信号线向第二存储器设备发送命令，其中，数据信号线的电压电平是基于该命令的，并且第一存储器设备的第一数据被加载到数据信号线上，并且第一数据和命令在数据信号线的两个方向上被发送。
-
公开(公告)号：CN110675897A
公开(公告)日：2020-01-10
申请号：CN201910102897.1
申请日：2019-01-31
Applicant: 三星电子株式会社
IPC: G11C5/06 , H01L25/065
Abstract: 可以提供一种半导体封装，包括：第一主从状态电路，被配置为独立于第二主从状态电路存储第一信号或第二信号中的一个，响应于从第一初始化电路接收到第一初始信号而存储第一信号；第二主从状态电路，被配置为存储第一信号或第二信号中的一个，响应于从第二初始化电路接收到第二初始信号而存储第一信号；第一初始化电路，被配置为向第一主从状态电路提供第一初始信号；第二初始化电路，被配置为向第二主从状态电路提供第二初始信号；以及第一主从确定电路，连接到第二主从状态电路，第一主从确定电路被配置为向第二主从状态电路提供第二信号。
-
公开(公告)号：CN110675897B
公开(公告)日：2025-05-16
申请号：CN201910102897.1
申请日：2019-01-31
Applicant: 三星电子株式会社
Abstract: 可以提供一种半导体封装，包括：第一主从状态电路，被配置为独立于第二主从状态电路存储第一信号或第二信号中的一个，响应于从第一初始化电路接收到第一初始信号而存储第一信号；第二主从状态电路，被配置为存储第一信号或第二信号中的一个，响应于从第二初始化电路接收到第二初始信号而存储第一信号；第一初始化电路，被配置为向第一主从状态电路提供第一初始信号；第二初始化电路，被配置为向第二主从状态电路提供第二初始信号；以及第一主从确定电路，连接到第二主从状态电路，第一主从确定电路被配置为向第二主从状态电路提供第二信号。
-
公开(公告)号：CN119673237A
公开(公告)日：2025-03-21
申请号：CN202411299732.5
申请日：2024-09-18
Applicant: 三星电子株式会社
Abstract: 提供了存储器件、存储系统和存储器件的操作方法。存储器件包括：第一焊盘，被配置为从存储控制器接收读取使能信号；第二焊盘，被配置为从存储控制器接收读取占空比校正命令信号；第一工作时段校正电路，被配置为当接收到读取使能信号时，基于从存储控制器接收到的读取占空比校正命令信号来执行读取占空比校正操作，并且输出基于读取占空比校正操作生成的数据选通信号；以及第二工作时段校正电路，被配置为从第一工作时段校正电路接收数据选通信号，基于数据选通信号生成具有彼此不同相位的第一至第四时钟信号，并且执行写入占空比校正操作以校正具有180°相位差的第一和第三时钟信号的占空比并且校正具有180°相位差的第二和第四时钟信号的占空比。
-
公开(公告)号：CN109960675B
公开(公告)日：2024-10-29
申请号：CN201811391683.2
申请日：2018-11-21
Applicant: 三星电子株式会社
IPC: G06F13/40
Abstract: 提供一种发送和接收数据的设备和方法及包括其的半导体封装件。一种设备包括：具有被配置为分别提供第一至第N数据信号的第一至第N数据驱动器和被配置为提供选通信号的选通驱动器的数据发送器；具有被配置为基于选通信号生成控制信号的选通缓冲器以及被配置为基于所述控制信号、参考信号和第一至第N数据信号感测N位数据的第一至第N感测放大器的数据接收器。总线包括被配置为连接选通驱动器与选通缓冲器的选通硅通孔和被配置为分别连接第一至第N数据驱动器与第一至第N感测放大器的第一至第N数据硅通孔。参考信号提供器在数据发送期间控制参考信号，使得所述参考信号的放电速度比第一至第N数据信号中的每个的放电速度慢。
-
Patent Agency Ranking
公开(公告)号：CN109960675A
公开(公告)日：2019-07-02
申请号：CN201811391683.2
申请日：2018-11-21
Applicant: 三星电子株式会社
IPC: G06F13/40
Abstract: 提供一种发送和接收数据的设备和方法及包括其的半导体封装件。一种设备包括：具有被配置为分别提供第一至第N数据信号的第一至第N数据驱动器和被配置为提供选通信号的选通驱动器的数据发送器；具有被配置为基于选通信号生成控制信号的选通缓冲器以及被配置为基于所述控制信号、参考信号和第一至第N数据信号感测N位数据的第一至第N感测放大器的数据接收器。总线包括被配置为连接选通驱动器与选通缓冲器的选通硅通孔和被配置为分别连接第一至第N数据驱动器与第一至第N感测放大器的第一至第N数据硅通孔。参考信号提供器在数据发送期间控制参考信号，使得所述参考信号的放电速度比第一至第N数据信号中的每个的放电速度慢。
-
公开(公告)号：CN109802681A
公开(公告)日：2019-05-24
申请号：CN201811364521.X
申请日：2018-11-16
Applicant: 三星电子株式会社
Abstract: 一种半导体设备，包括：参考电压生成器，被配置为输出参考电压。参考电压生成器包括升压码电路和第一数字-模拟转换器(DAC)。升压码电路包括被配置为生成第一升压脉冲的第一升压脉冲生成器和被配置为基于参考码和第一升压脉冲输出第一升压码的第一升压码控制器。第一DAC被配置为通过转换第一升压码来输出参考电压。当第一升压脉冲具有第一逻辑电平时，第一升压码具有与参考码不同的第一码值，并且当第一升压脉冲具有与第一逻辑电平相反的第二逻辑电平时，第一升压码具有与参考码相同的值。
-
公开(公告)号：CN114333946A
公开(公告)日：2022-04-12
申请号：CN202111107361.2
申请日：2021-09-22
Applicant: 三星电子株式会社
Abstract: 一种存储器件包括存储单元阵列、页面缓冲器、控制逻辑电路、多个输入/输出引脚、数据总线反转(DBI)引脚和接口电路。所述页面缓冲器连接到所述存储单元阵列。所述控制逻辑电路被配置为控制所述存储单元阵列的操作。所述多个输入/输出引脚从所述控制器接收多个数据信号。所述DBI引脚从所述控制器接收DBI信号。所述接口电路对来自所述数据信号和DBI信号的具有逻辑值1的位的第一数量和具有逻辑值0的位的第二数量进行计数，并且基于所述第一数量和所述第二数量向所述页面缓冲器或所述控制逻辑电路提供所述数据信号。
-
公开(公告)号：CN107274921A
公开(公告)日：2017-10-20
申请号：CN201710211305.0
申请日：2017-03-31
Applicant: 三星电子株式会社
IPC: G11C5/14
CPC classification number: G11C7/14 , G11C7/1057 , G11C7/1084 , G11C29/021 , G11C29/028 , G11C29/4401 , G11C5/147
Abstract: 本发明公开了一种半导体装置、一种存储器系统和一种半导体装置的基准电压自训练方法。所述半导体装置至少包括第一存储器芯片，所述第一存储器芯片至少包括：连接为接收输入信号和基准电压的第一缓冲器；第一基准电压发生器，其构造为基于第一控制代码输出基准电压；以及第一自训练电路，用于确定在半导体装置的正常操作模式期间使用的工作基准电压。来自第一缓冲器的输出被输入至第一自训练电路，将第一控制代码从第一自训练电路输出到第一基准电压发生器中，并且第一缓冲器、第一自训练电路和第一基准电压发生器形成回路。
-
公开(公告)号：CN119718003A
公开(公告)日：2025-03-28
申请号：CN202410970723.8
申请日：2024-07-19
Applicant: 三星电子株式会社
Abstract: 提供了一种装置和一种用于调整数据与时钟之间的偏斜的方法。由电源电压驱动的装置包括调整数据与时钟之间的偏斜的时钟电路。时钟电路基于数据与时钟之间的相位差执行经过第一环路的第一环路操作以及经过第二环路的第二环路操作。执行第一环路操作，直到数据和时钟之间没有相位差为止，并且执行第二环路操作，直到表示数据相对于电源电压电平的延迟变化的第一斜率和表示时钟延迟变化的第二斜率变得彼此相同为止。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.088 seconds)
