半导体装置
    2.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN116193864A

    公开(公告)日:2023-05-30

    申请号:CN202211492640.X

    申请日:2022-11-25

    Abstract: 提供了一种半导体装置。所述半导体装置包括:存储器单元区域,包括设置在第一半导体基底上的多个存储器单元,并且包括在第一半导体基底上彼此间隔开地堆叠的栅电极和穿过栅电极且连接到第一半导体基底的沟道结构;外围电路区域,包括具有第一导电类型杂质的第二半导体基底,并且包括控制多个存储器单元的外围电路,第二半导体基底具有在与第一半导体基底的上表面垂直的第一方向上面对第一半导体基底的上表面,其中,外围电路包括形成在第二半导体基底中的多个阱区域、设置在多个阱区域之间并且包括第一导电类型杂质的离子注入区域和多个天线二极管,多个天线二极管中的至少一个在第一方向上与离子注入区域叠置。

    三维存储器设备
    3.
    发明公开

    公开(公告)号:CN118630011A

    公开(公告)日:2024-09-10

    申请号:CN202410239570.X

    申请日:2024-03-04

    Abstract: 一种存储器设备包括其中形成共源极线的堆叠结构,以及当在平面图中观察时与堆叠结构重叠并且包括被配置为使共源极线放电的共源极线驱动器的外围电路结构。共源极线驱动器包括第一共源极线驱动单元和第二共源极线驱动单元,第一共源极线驱动单元通过第一网络电连接到共源极线并且被配置为使共源极线放电,第二共源极线驱动单元通过不同于第一网络的第二网络电连接到共源极线并且被配置为使共源极线放电。第一共源极线驱动单元和第二共源极线驱动单元彼此独立地被控制。

    非易失性存储器装置
    4.
    发明公开

    公开(公告)号:CN118284057A

    公开(公告)日:2024-07-02

    申请号:CN202311728771.8

    申请日:2023-12-15

    Abstract: 一种非易失性存储器装置可包括存储器单元区域和在竖直方向上位于存储器单元区域下方的外围电路区域。存储器单元区域可包括在竖直方向上延伸的多个沟道结构、在多个沟道结构上方的第一金属层、在第一金属层上方的第一封盖层、在第一封盖层上方的第一上绝缘层、以及穿透第一封盖层的至少一个第一虚设接触件。第一金属层可包括多条位线和至少一条虚设位线。位线可分别连接到多个沟道结构。至少一个第一虚设接触件可在至少一条虚设位线上并且可为第一上绝缘层中的氢离子提供迁移路径。

    非易失性存储器装置和对非易失性存储器装置编程的方法

    公开(公告)号:CN109545260A

    公开(公告)日:2019-03-29

    申请号:CN201811105587.7

    申请日:2018-09-21

    Abstract: 提供了一种对包括第一存储器块和第二存储器块的非易失性存储器装置编程的方法,所述方法包括:对第一存储器单元执行第一编程操作,所述第一存储器单元位于所述第一存储器块中并且连接至相对于衬底在第一水平的第一字线;在对所述第一存储器单元执行所述第一编程操作后,对第二存储器单元执行所述第一编程操作,所述第二存储器单元位于所述第二存储器块中并且连接至所述第一水平的第二字线;以及在对所述第二存储器单元执行所述第一编程操作后,对所述第一存储器单元执行第二编程操作。

Patent Agency Ranking