-
公开(公告)号：CN106783856B
公开(公告)日：2021-12-07
申请号：CN201610214517.X
申请日：2016-04-07
Applicant: 三星电子株式会社
IPC: H01L27/11 , H01L29/417 , H01L29/423 , G11C11/417
Abstract: 所提供的是一种半导体器件。该半导体器件包括：SRAM单元，包括形成在衬底上的第一上拉晶体管、第一下拉晶体管和第一传输晶体管；第一读缓冲晶体管，连接到第一上拉晶体管的栅极端子和第一下拉晶体管的栅极端子；以及第二读缓冲晶体管，与第一读缓冲晶体管共用漏极端子，其中第一读缓冲晶体管包括：第一沟道图案，在垂直于衬底的上表面的第一方向上延伸；第一栅电极，覆盖第一沟道图案的一部分；以及第一漏极图案，不接触第一栅电极，在第一方向上延伸，并电连接到第一沟道图案。
-
公开(公告)号：CN1825537A
公开(公告)日：2006-08-30
申请号：CN200610005876.0
申请日：2006-01-19
Applicant: 三星电子株式会社 , ASM吉尼泰克韩国株式会社
IPC: H01L21/00 , H01L21/67 , H01L21/3065 , H01L21/205 , C23C16/44 , C23F4/00
Abstract: 提供了一种装置和一种制造半导体器件的方法，其采用4通阀，通过防止死容积的产生，改善了气体阀系统，从而提高了吹扫效率。所述装置包：反应室，在其中对衬底进行处理以制造半导体器件；第一处理气体供应管，其将第一处理气体提供至反应室；具有第一入口、第二入口、第一出口和第二出口的4通阀，其安装在所述第一处理气体供应管处，使所述第一入口和第一出口连接至所述第一处理气体供应管；第二处理气体供应管，其连接至4通阀的第二入口，以提供第二处理气体；连接至所述4通阀的第二出口的支管；以及安装在所述支管处的闸阀。
-
公开(公告)号：CN100468622C
公开(公告)日：2009-03-11
申请号：CN200410082530.1
申请日：2004-09-20
Applicant: 三星电子株式会社
CPC classification number: H01L28/40 , H01L21/31637 , H01L21/31645
Abstract: 提供一种具有至少3层高-k介电层的模拟电容器和制造它的方法。该模拟电容器包含下电极、上电极、置于下电极与上电极之间的至少3层高-k介电层。该至少3层高-k介电层包含接触下电极的底介电层、接触上电极的顶介电层和置于底介电层与顶介电层之间的中介电层。而且，各底介电层和顶介电层是，与中介电层相比，VCC的二次系数的绝对值相对低的高-k介电层，中介电层是，与底介电层和顶介电层相比，漏电流相对低的高-k介电层。因此，由于使用至少3层高-k介电层，可以使模拟电容器的VCC特性和漏电流特性最佳。
-
公开(公告)号：CN1779980A
公开(公告)日：2006-05-31
申请号：CN200510113817.0
申请日：2005-10-17
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L27/00 , H01L29/92 , H01L23/485 , H01L21/316 , H01L21/28 , H01L21/82 , H01L21/8242 , H01L21/02 , H01L21/00 , H01B3/02
CPC classification number: H01L29/517 , H01L21/28194 , H01L21/28273 , H01L21/3141 , H01L21/3142 , H01L21/31637 , H01L21/31641 , H01L21/31645 , H01L29/78
Abstract: 本发明提供一种适合于改善微电子器件性能的电介质多层和制造电介质多层的方法。微电子器件的电介质多层包括：由两种或更多不同元素的氧化物形成并且其中不形成层状结构的复合层，以及形成在复合层的至少一个表面上并由单一元素的氧化物形成的单层。
-
公开(公告)号：CN1598981A
公开(公告)日：2005-03-23
申请号：CN200410082530.1
申请日：2004-09-20
Applicant: 三星电子株式会社
CPC classification number: H01L28/40 , H01L21/31637 , H01L21/31645
Abstract: 提供一种具有至少3层高－k介电层的模拟电容器和制造它的方法。该模拟电容器包含下电极、上电极、置于下电极与上电极之间的至少3层高－k介电层。该至少3层高－k介电层包含接触下电极的底介电层、接触上电极的顶介电层和置于底介电层与顶介电层之间的中介电层。而且，各底介电层和顶介电层是，与中介电层相比，VCC的二次系数的绝对值相对低的高－k介电层，中介电层是，与底介电层和顶介电层相比，漏电流相对低的高－k介电层。因此，由于使用至少3层高－k介电层，可以使模拟电容器的VCC特性和漏电流特性最佳。
-
Patent Agency Ranking
公开(公告)号：CN1992261B
公开(公告)日：2010-06-23
申请号：CN200610143564.6
申请日：2006-11-13
Applicant: 三星电子株式会社
IPC: H01L27/00 , H01L27/02 , H01L27/108 , H01L21/82 , H01L21/8242 , H01L21/02 , H01L21/285
CPC classification number: H01L27/016 , H01L23/5223 , H01L28/75 , H01L2924/0002 , Y10S438/957 , H01L2924/00
Abstract: 本发明提供了包括金属绝缘体金属(MIM)电容器的集成电路器件及其制造方法。MIM电容器可以包括具有第一和第二层的上电极。上电极的第一层包括物理气相沉积(PVD)上电极且上电极的第二层包括在PVD上电极上的离子化的PVD(IPVD)上电极。
-
公开(公告)号：CN1992261A
公开(公告)日：2007-07-04
申请号：CN200610143564.6
申请日：2006-11-13
Applicant: 三星电子株式会社
IPC: H01L27/00 , H01L27/02 , H01L27/108 , H01L21/82 , H01L21/8242 , H01L21/02 , H01L21/285
CPC classification number: H01L27/016 , H01L23/5223 , H01L28/75 , H01L2924/0002 , Y10S438/957 , H01L2924/00
Abstract: 本发明提供了包括金属绝缘体金属(MIM)电容器的集成电路器件及其制造方法。MIM电容器可以包括具有第一和第二层的上电极。上电极的第一层包括物理气相沉积(PVD)上电极且上电极的第二层包括在PVD上电极上的离子化的PVD(IPVD)上电极。
-
公开(公告)号：CN1741271A
公开(公告)日：2006-03-01
申请号：CN200510092232.5
申请日：2005-07-06
Applicant: 三星电子株式会社
CPC classification number: H01L28/65 , H01L21/31641 , H01L21/31645 , H01L21/31691 , H01L27/0805 , H01L28/56
Abstract: 在具有混合电介质层的半导体集成电路器件及其制造方法中，混合电介质层包含按顺序堆迭的下电介质层、中间电介质层和上电介质层。下电介质层包含铪(Hf)或锆(Zr)。上电介质层也包含Hf或Zr。中间电介质层由具有比下电介质层的低的依赖于电压的电容变化的材料层形成。
-
公开(公告)号：CN106783856A
公开(公告)日：2017-05-31
申请号：CN201610214517.X
申请日：2016-04-07
Applicant: 三星电子株式会社
IPC: H01L27/11 , H01L29/417 , H01L29/423 , G11C11/417
CPC classification number: G11C11/419 , G11C8/16 , G11C11/412 , H01L27/0207 , H01L27/11 , H01L27/1104 , G11C11/417 , H01L29/41791 , H01L29/42356
Abstract: 所提供的是一种半导体器件。该半导体器件包括：SRAM单元，包括形成在衬底上的第一上拉晶体管、第一下拉晶体管和第一传输晶体管；第一读缓冲晶体管，连接到第一上拉晶体管的栅极端子和第一下拉晶体管的栅极端子；以及第二读缓冲晶体管，与第一读缓冲晶体管共用漏极端子，其中第一读缓冲晶体管包括：第一沟道图案，在垂直于衬底的上表面的第一方向上延伸；第一栅电极，覆盖第一沟道图案的一部分；以及第一漏极图案，不接触第一栅电极，在第一方向上延伸，并电连接到第一沟道图案。
-
公开(公告)号：CN100573813C
公开(公告)日：2009-12-23
申请号：CN200610005876.0
申请日：2006-01-19
Applicant: 三星电子株式会社 , ASM吉尼泰克韩国株式会社
IPC: H01L21/00 , H01L21/67 , H01L21/3065 , H01L21/205 , C23C16/44 , C23F4/00
Abstract: 提供了一种装置和一种制造半导体器件的方法，其采用4通阀，通过防止死容积的产生，改善了气体阀系统，从而提高了吹扫效率。所述装置包：反应室，在其中对衬底进行处理以制造半导体器件；第一处理气体供应管，其将第一处理气体提供至反应室；具有第一入口、第二入口、第一出口和第二出口的4通阀，其安装在所述第一处理气体供应管处，使所述第一入口和第一出口连接至所述第一处理气体供应管；第二处理气体供应管，其连接至4通阀的第二入口，以提供第二处理气体；连接至所述4通阀的第二出口的支管；以及安装在所述支管处的闸阀。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.022 seconds)
