动态电压和频率调节方法、片上系统及设备

    公开(公告)号:CN104951044A

    公开(公告)日:2015-09-30

    申请号:CN201510144502.6

    申请日:2015-03-30

    Abstract: 本公开提供了动态电压和频率调节(DVFS)方法、片上系统及设备。动态电压和频率调节方法包括:在第一调度时间调度DVFS的执行以调整目标设备的频率或电压;监视目标设备的操作频率;以及基于目标设备的操作频率选择性地推迟在稍后的调度时间的DVFS的执行;其中当目标设备的操作频率等于或低于给定最低频率时推迟在下一调度时间的DVFS的执行。

    电路设计系统与使用该系统设计的半导体电路

    公开(公告)号:CN105843981B

    公开(公告)日:2021-06-08

    申请号:CN201610079496.5

    申请日:2016-02-04

    Abstract: 提供了电路设计系统与使用该系统设计的半导体电路。半导体电路包括第一晶体管P1,其对第二节点Z2的电压电平选通并且为第一节点Z1供应电源电压;并联连接到第一晶体管P1的第二晶体管P2,其对第一节点Z1的电压电平选通并且为第二节点Z2供应电源电压;第三晶体管N3,其对输入信号的电压电平选通并且供应地电压;串联连接到第三晶体管N3的第四晶体管N1,其对电源电压选通并且将第三晶体管N3的输出转移到第一节点Z1;第五晶体管N4,其对输入信号的反相电压电平选通并且供应地电压;以及串联连接到第五晶体管N4的第六晶体管N2,其对电源电压选通并且将第五晶体管N4的输出转移到第二节点Z2,其中,第三晶体管N3和第四晶体管N4包括高k介电层。

    存储设备和主机设备
    5.
    发明公开

    公开(公告)号:CN119576377A

    公开(公告)日:2025-03-07

    申请号:CN202410686270.6

    申请日:2024-05-30

    Abstract: 一种存储设备,包括第一非易失性存储器,存储控制器,所述存储控制器被配置为通过第一信道从主机设备的处理器接收用于将数据写入所述第一非易失性存储器中或从所述第一非易失性存储器读取数据的存储器命令,微控制器,所述微控制器被配置为通过不同于所述第一信道的第二信道从所述主机设备的基板管理控制器(BMC)接收与在所述存储设备中执行的固件更新相关的命令,以及第二非易失性存储器,所述第二非易失性存储器被配置为接收和存储来自所述主机设备的BMC的固件数据。

    操作CPU的方法以及操作具有CPU的系统的方法

    公开(公告)号:CN106484527B

    公开(公告)日:2022-04-12

    申请号:CN201610797860.1

    申请日:2016-08-31

    Abstract: 一种操作CPU的方法,该CPU包括用于存储负载追踪器和增强器的存储器以及用于运行负载追踪器和增强器的核心,该方法包括:通过负载追踪器来确定在核心中是否运行空闲任务;通过负载追踪器来生成与确定结果相对应的事件;通过负载追踪器来向增强器广播所生成的事件;以及通过增强器来基于事件设置核心的服务质量(QoS)最小值。操作CPU的方法可以进一步包括当CPU被初始化时,通过负载追踪器来将空闲起始工作线程回调和空闲终止工作线程回调注册在空闲模块中,以及当CPU被初始化时,通过负载追踪器来生成空闲起始工作线程和空闲终止工作线程。

    电路设计系统与使用该系统设计的半导体电路

    公开(公告)号:CN105843981A

    公开(公告)日:2016-08-10

    申请号:CN201610079496.5

    申请日:2016-02-04

    Abstract: 提供了电路设计系统与使用该系统设计的半导体电路。半导体电路包括第一晶体管P1,其对第二节点Z2的电压电平选通并且为第一节点Z1供应电源电压;并联连接到第一晶体管P1的第二晶体管P2,其对第一节点Z1的电压电平选通并且为第二节点Z2供应电源电压;第三晶体管N3,其对输入信号的电压电平选通并且供应地电压;串联连接到第三晶体管N3的第四晶体管N1,其对电源电压选通并且将第三晶体管N3的输出转移到第一节点Z1;第五晶体管N4,其对输入信号的反相电压电平选通并且供应地电压;以及串联连接到第五晶体管N4的第六晶体管N2,其对电源电压选通并且将第五晶体管N4的输出转移到第二节点Z2,其中,第三晶体管N3和第四晶体管N4包括高k介电层。

Patent Agency Ranking