公开(公告)号：CN107403767B

公开(公告)日：2021-12-21

申请号：CN201710140526.3

申请日：2017-03-10

Applicant: 三星电子株式会社

Inventor： 文盛煜 ,  金旻成 ,  宋垠锡 ,  金暻浩 ,  金东喆 ,  金晋镐 ,  李知岘

IPC: H01L23/31 ,  H01L23/50 ,  G09G3/32 ,  G09G3/3208 ,  G09G3/3225 ,  G09G3/36

Abstract: 本公开涉及基板及包括其的半导体封装和显示设备。一种半导体封装包括：安装在基板上的集成电路；设置在基板上或之上并且被配置为将工作电压传输到集成电路的第一电源线；以及设置在基板上或之上并且被配置为将地电压传输到集成电路的第二电源线，其中第一电源线和第二电源线中的每个具有第一宽度，第一电源线与第二电源线间隔开第一距离，第一电源线和第二电源线中的每个的厚度小于或等于20μm，并且第一宽度与第一距离的比值大于2.5。

公开(公告)号：CN107403767A

公开(公告)日：2017-11-28

申请号：CN201710140526.3

申请日：2017-03-10

Applicant: 三星电子株式会社

Inventor： 文盛煜 ,  金旻成 ,  宋垠锡 ,  金暻浩 ,  金东喆 ,  金晋镐 ,  李知岘

IPC: H01L23/31 ,  H01L23/50 ,  G09G3/32 ,  G09G3/3208 ,  G09G3/3225 ,  G09G3/36

CPC classification number: H01L23/552 ,  G09G3/2092 ,  G09G2300/043 ,  G09G2310/0264 ,  G09G2330/021 ,  G09G2330/028 ,  G09G2330/06 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/4985 ,  H01L23/585 ,  H01L24/17 ,  H01L2224/16227 ,  H01L2924/1426 ,  H01L2924/3025 ,  H01L23/3121 ,  G09G3/32 ,  G09G3/3208 ,  G09G3/3225 ,  G09G3/36 ,  H01L23/50

Abstract: 本公开涉及基板及包括其的半导体封装和显示设备。一种半导体封装包括：安装在基板上的集成电路；设置在基板上或之上并且被配置为将工作电压传输到集成电路的第一电源线；以及设置在基板上或之上并且被配置为将地电压传输到集成电路的第二电源线，其中第一电源线和第二电源线中的每个具有第一宽度，第一电源线与第二电源线间隔开第一距离，第一电源线和第二电源线中的每个的厚度小于或等于20μm，并且第一宽度与第一距离的比值大于2.5。

公开(公告)号：CN118213343A

公开(公告)日：2024-06-18

申请号：CN202311729719.4

申请日：2023-12-15

Applicant: 三星电子株式会社

Inventor： 孙祯一 ,  金泰润 ,  具建优 ,  文盛煜

IPC: H01L23/48 ,  H01L23/528 ,  H01L21/768

Abstract: 本公开提供了一种半导体芯片。在一些实施例中，半导体芯片包括：半导体基板；集成电路层，所述集成电路层形成在所述半导体基板上；以及多个金属布线层，所述多个金属布线层顺序地形成在所述半导体基板和所述集成电路层上。所述半导体芯片还包括：第一贯通通路结构束，所述第一贯通通路结构束沿垂直方向从所述多个金属布线层中的第一金属布线层朝向所述半导体基板延伸并且穿透所述半导体基板。所述半导体芯片还包括：第二贯通通路结构束，所述第二贯通通路结构束与所述第一贯通通路结构束间隔开，沿所述垂直方向从所述多个金属布线层中的第二金属布线层朝向所述半导体基板延伸，并且穿透所述半导体基板。

公开(公告)号：CN113378506A

公开(公告)日：2021-09-10

申请号：CN202110214625.8

申请日：2021-02-25

Applicant: 三星电子株式会社

Inventor： 南升基 ,  孙祯一 ,  文盛煜

IPC: G06F30/392

Abstract: 公开了一种利用执行用于半导体设计仿真的指令的计算机系统实现的方法。所述方法包括：生成不同地放置多个电路块的多个布图规划；根据所述多个布图规划生成多个电力模型；以及通过从所述多个电力模型当中选择满足系统要求的至少一个电力模型来选择与所述多个布图规划之一对应的布局。

公开(公告)号：CN112018075B

公开(公告)日：2025-02-21

申请号：CN202010458391.7

申请日：2020-05-26

Applicant: 三星电子株式会社

Inventor： 蒲菠 ,  朴浚曙 ,  文盛煜

IPC: H01L23/528 ,  H01L23/48

Abstract: 一种半导体封装可以包括：第一钝化层，与一个或多个第一凸块形成电连接；衬底层，包括第二钝化层和硅层；形成在衬底层上的后道工序(BEOL)层；以及形成在BEOL层上的第三钝化层，与一个或多个第二凸块形成电连接，其中衬底层包括：第一信号硅通孔(TSV)，在BEOL层与第一下焊盘之间传输第一信号；第二信号TSV，在BEOL层与第二下焊盘之间传输第二信号；以及接地TSV，设置在第一信号TSV与第二信号TSV之间并被形成为使得其一端连接到BEOL层，而其另一端浮置。

公开(公告)号：CN118431208A

公开(公告)日：2024-08-02

申请号：CN202410097335.3

申请日：2024-01-23

Applicant: 三星电子株式会社

Inventor： 安斗亨 ,  姜民锡 ,  文盛煜

IPC: H01L25/065 ,  H01L23/538

Abstract: 一种半导体封装包括：第一半导体芯片、堆叠在第一半导体芯片上的第二半导体芯片、以及电耦接到第一半导体芯片的下表面的多个外部连接端子。第一半导体芯片包括：衬底，包括下表面和相对的上表面；在下表面的下部中的下布线层，包括第一多个布线图案；在上表面的上部中的上布线层，包括第二多个布线图案；多个贯穿结构，将下布线层电耦接到上布线层，并且穿透衬底；以及宏单元，设置在多个贯穿结构之间。至少一个贯穿结构在距下布线层的布线图案的重叠距离内在竖直方向上与该布线图案部分地重叠。

公开(公告)号：CN112018075A

公开(公告)日：2020-12-01

申请号：CN202010458391.7

申请日：2020-05-26

Applicant: 三星电子株式会社

Inventor： 蒲菠 ,  朴浚曙 ,  文盛煜

IPC: H01L23/528 ,  H01L23/48

Abstract: 一种半导体封装可以包括：第一钝化层，与一个或多个第一凸块形成电连接；衬底层，包括第二钝化层和硅层；形成在衬底层上的后道工序(BEOL)层；以及形成在BEOL层上的第三钝化层，与一个或多个第二凸块形成电连接，其中衬底层包括：第一信号硅通孔(TSV)，在BEOL层与第一下焊盘之间传输第一信号；第二信号TSV，在BEOL层与第二下焊盘之间传输第二信号；以及接地TSV，设置在第一信号TSV与第二信号TSV之间并被形成为使得其一端连接到BEOL层，而其另一端浮置。

公开(公告)号：CN111797586A

公开(公告)日：2020-10-20

申请号：CN202010256207.0

申请日：2020-04-02

Applicant: 三星电子株式会社

Inventor： 黄允载 ,  文盛煜

IPC: G06F30/392 ,  H01L23/31 ,  H01L23/498 ,  H01L25/07

Abstract: 一种包括第一芯片、第二芯片、2.5维(2.5D)中介层、封装基板和板的半导体封装的设计方法包括：基于设计信息，生成布局，该布局包括封装基板上的2.5D中介层和分别布置在2.5D中介层上的第一芯片和第二芯片；根据布局分析第一芯片与第二芯片之间的信号完整性和电源完整性；根据布局分析第一芯片与板上的至少一个第三芯片之间的信号完整性或电源完整性；并且基于分析结果，确定是否修改布局。