公开(公告)号：CN112289769A

公开(公告)日：2021-01-29

申请号：CN202010645336.9

申请日：2020-07-07

Applicant: 三星电子株式会社

Inventor： 朴浚曙 ,  南升基 ,  朴智英 ,  蒲菠

IPC: H01L23/498 ,  H01L25/18

Abstract: 提供了一种堆叠封装件。所述堆叠封装件可以包括第一基底封装件、第二基底封装件、中介板和至少一个半导体芯片。第一基底封装件可以包括多个第一垫，所述多个第一垫彼此隔离第一间距而不直接接触。第二基底封装件可以在第一基底封装件下方。第二基底封装件可以包括多个第二垫，所述多个第二垫彼此隔离第二间距而不直接接触。第二间距可以与第一间距不同。中介板可以在第一基底封装件上方。中介板可以包括多个第三垫，所述多个第三垫彼此隔离第三间距而不直接接触。半导体芯片可以布置在中介板上方。

公开(公告)号：CN112018075B

公开(公告)日：2025-02-21

申请号：CN202010458391.7

申请日：2020-05-26

Applicant: 三星电子株式会社

Inventor： 蒲菠 ,  朴浚曙 ,  文盛煜

IPC: H01L23/528 ,  H01L23/48

Abstract: 一种半导体封装可以包括：第一钝化层，与一个或多个第一凸块形成电连接；衬底层，包括第二钝化层和硅层；形成在衬底层上的后道工序(BEOL)层；以及形成在BEOL层上的第三钝化层，与一个或多个第二凸块形成电连接，其中衬底层包括：第一信号硅通孔(TSV)，在BEOL层与第一下焊盘之间传输第一信号；第二信号TSV，在BEOL层与第二下焊盘之间传输第二信号；以及接地TSV，设置在第一信号TSV与第二信号TSV之间并被形成为使得其一端连接到BEOL层，而其另一端浮置。

公开(公告)号：CN112018075A

公开(公告)日：2020-12-01

申请号：CN202010458391.7

申请日：2020-05-26

Applicant: 三星电子株式会社

Inventor： 蒲菠 ,  朴浚曙 ,  文盛煜

IPC: H01L23/528 ,  H01L23/48

Abstract: 一种半导体封装可以包括：第一钝化层，与一个或多个第一凸块形成电连接；衬底层，包括第二钝化层和硅层；形成在衬底层上的后道工序(BEOL)层；以及形成在BEOL层上的第三钝化层，与一个或多个第二凸块形成电连接，其中衬底层包括：第一信号硅通孔(TSV)，在BEOL层与第一下焊盘之间传输第一信号；第二信号TSV，在BEOL层与第二下焊盘之间传输第二信号；以及接地TSV，设置在第一信号TSV与第二信号TSV之间并被形成为使得其一端连接到BEOL层，而其另一端浮置。

公开(公告)号：CN112733483B

公开(公告)日：2025-03-25

申请号：CN202011073128.2

申请日：2020-10-09

Applicant: 三星电子株式会社

Inventor： 蒲菠 ,  朴浚曙

IPC: G06F30/394 ,  G06F30/392

Abstract: 一种对半导体封装件中的高速通道进行建模的方法，高速通道包括半导体衬底的上表面上的多条第一连接布线和穿透半导体衬底的多个贯通电极，所述方法包括：接收高速通道的设计信息；将设计信息划分为包括多条第一连接布线的第一布局和包括多个贯通电极的第二布局；使用第一建模方案和第一建模工具对第一布局执行第一建模操作；使用第二建模方案、第二建模工具以及第一布局的至少一部分对第二布局执行第二建模操作；以及通过将第一建模操作和第二建模操作的结果组合来获得整个高速通道的集成建模结果。

公开(公告)号：CN112733483A

公开(公告)日：2021-04-30

申请号：CN202011073128.2

申请日：2020-10-09

Applicant: 三星电子株式会社

Inventor： 蒲菠 ,  朴浚曙

IPC: G06F30/394 ,  G06F30/392

Abstract: 一种对半导体封装件中的高速通道进行建模的方法，高速通道包括半导体衬底的上表面上的多条第一连接布线和穿透半导体衬底的多个贯通电极，所述方法包括：接收高速通道的设计信息；将设计信息划分为包括多条第一连接布线的第一布局和包括多个贯通电极的第二布局；使用第一建模方案和第一建模工具对第一布局执行第一建模操作；使用第二建模方案、第二建模工具以及第一布局的至少一部分对第二布局执行第二建模操作；以及通过将第一建模操作和第二建模操作的结果组合来获得整个高速通道的集成建模结果。