具有接触插塞的半导体器件

    公开(公告)号:CN111933615A

    公开(公告)日:2020-11-13

    申请号:CN202010736608.6

    申请日:2016-05-04

    Inventor: 文慧林 崔明勋

    Abstract: 本公开提供了具有接触插塞的半导体器件。一种半导体器件包括合并的接触插塞。具有N个子鳍的多鳍有源区形成在基板中。杂质区域形成在子鳍上。具有比多鳍有源区小的水平宽度的接触插塞形成在杂质区域中。N是在约八(8)至约一千(1000)的范围内的整数。N个子鳍包括形成在多鳍有源区的最外部中的第一子鳍和靠近第一子鳍形成的第二子鳍。垂直于基板的表面并穿过接触插塞的虚拟底边缘的直线设置在第一子鳍和第二子鳍之间,或者穿过第二子鳍。接触插塞的虚拟底边缘限定在接触插塞的侧表面上延伸的相关线和与接触插塞的最下端接触且平行于基板的表面的水平线的交叉点处。

    具有接触插塞的半导体器件

    公开(公告)号:CN106129039B

    公开(公告)日:2020-08-21

    申请号:CN201610289131.5

    申请日:2016-05-04

    Inventor: 文慧林 崔明勋

    Abstract: 本公开提供了具有接触插塞的半导体器件。一种半导体器件包括合并的接触插塞。具有N个子鳍的多鳍有源区形成在基板中。杂质区域形成在子鳍上。具有比多鳍有源区小的水平宽度的接触插塞形成在杂质区域中。N是在约八(8)至约一千(1000)的范围内的整数。N个子鳍包括形成在多鳍有源区的最外部中的第一子鳍和靠近第一子鳍形成的第二子鳍。垂直于基板的表面并穿过接触插塞的虚拟底边缘的直线设置在第一子鳍和第二子鳍之间,或者穿过第二子鳍。接触插塞的虚拟底边缘限定在接触插塞的侧表面上延伸的相关线和与接触插塞的最下端接触且平行于基板的表面的水平线的交叉点处。

    包括非易失性存储器件的存储装置和该器件的读取方法

    公开(公告)号:CN105097028B

    公开(公告)日:2021-07-23

    申请号:CN201510239393.6

    申请日:2015-05-12

    Abstract: 公开了一种非易失性存储器件的读取方法和一种存储装置,该读取方法包括:根据第一读取电压从非易失性存储器件的被选择的存储区域读取数据;检测并纠正读取的数据的错误;以及当读取的数据的错误无法纠正时,确定用于读取被选择的存储区域的第二读取电压。根据读取的数据中包括的逻辑0或逻辑1的数量或者读取的数据中的逻辑1与逻辑0的比例来确定第二读取电压。

    具有接触插塞的半导体器件

    公开(公告)号:CN106129039A

    公开(公告)日:2016-11-16

    申请号:CN201610289131.5

    申请日:2016-05-04

    Inventor: 文慧林 崔明勋

    Abstract: 本公开提供了具有接触插塞的半导体器件。一种半导体器件包括合并的接触插塞。具有N个子鳍的多鳍有源区形成在基板中。杂质区域形成在子鳍上。具有比多鳍有源区小的水平宽度的接触插塞形成在杂质区域中。N是在约八(8)至约一千(1000)的范围内的整数。N个子鳍包括形成在多鳍有源区的最外部中的第一子鳍和靠近第一子鳍形成的第二子鳍。垂直于基板的表面并穿过接触插塞的虚拟底边缘的直线设置在第一子鳍和第二子鳍之间,或者穿过第二子鳍。接触插塞的虚拟底边缘限定在接触插塞的侧表面上延伸的相关线和与接触插塞的最下端接触且平行于基板的表面的水平线的交叉点处。

Patent Agency Ranking