模块基板和包括该模块基板的半导体模块

    公开(公告)号:CN114390768A

    公开(公告)日:2022-04-22

    申请号:CN202111124136.X

    申请日:2021-09-24

    Abstract: 可以提供一种模块基板和包括该模块基板的半导体模块。所述模块基板包括布线基板和通槽测试端子,所述布线基板具有彼此相对的上表面和下表面并且包括形成在其中的布线,所述布线基板具有位于至少一个侧壁中并且在厚度方向上延伸的至少一个通槽,所述通槽测试端子包括至少一个接触焊盘,所述接触焊盘的表面从所述通槽的内壁暴露,所述接触焊盘与从所述布线基板的所述侧壁延伸的竖直平面间隔开。

    印刷电路板、包括印刷电路板的存储器系统和存储装置

    公开(公告)号:CN110556132B

    公开(公告)日:2024-09-06

    申请号:CN201910058255.6

    申请日:2019-01-22

    Abstract: 公开了一种印刷电路板、包括印刷电路板的存储器系统和存储装置。该存储器系统包括:印刷电路板;至少一个存储器芯片,安装在印刷电路板上;以及存储器控制器,布置在印刷电路板上并且连接到2N(其中,N为2或更大的整数)个信道,存储器控制器被配置为对至少一个存储器芯片执行写入操作和读取操作。在印刷电路板中,第一子集的信道对应于以点对点拓扑配置的第一信道组,剩余子集的信道对应于以菊花链拓扑配置的第二信道组。

    包括具有开放桩的传输线的数据存贮装置及其操作方法

    公开(公告)号:CN107633859A

    公开(公告)日:2018-01-26

    申请号:CN201710585206.9

    申请日:2017-07-18

    Abstract: 提供了包括具有开放桩的传输线的数据存贮装置及其操作方法。数据存贮装置包括:第一印刷电路板(PCB),包括形成在第一PCB的至少一个表面上和/或形成在第一PCB内的主传输线;存储器控制器;多个非易失性存储器器件。存储器控制器设置在第一PCB上。多个非易失性存储器器件设置在第一PCB上。多个非易失性存储器器件通过沟道连接到存储器控制器,并且与存储器控制器交换数据。沟道包括与存储器控制器和非易失性存储器器件的数据焊盘连接的数据传输线。数据传输线包括主传输图案和与主传输图案接触的开放桩。开放桩不与除主传输图案之外的任何其它导体接触。

    包括可配置印刷电路板的存储装置

    公开(公告)号:CN116705111A

    公开(公告)日:2023-09-05

    申请号:CN202310197749.9

    申请日:2023-03-03

    Abstract: 一种存储装置包括:印刷电路板,其包括控制器站点、第一存储器站点、第二存储器站点、与控制器站点连接的第一导线、与第一存储器站点连接的第二导线、以及与第二存储器站点连接的第三导线;控制器封装件,其设置在控制器站点上;第一非易失性存储器封装件,其设置在第一存储器站点上;第二非易失性存储器封装件,其设置在第二存储器站点上;以及至少一个电阻器,其将第一导线的至少一条导线与第二导线的至少一条导线连接。

    印刷电路板、包括印刷电路板的存储器系统和存储装置

    公开(公告)号:CN110556132A

    公开(公告)日:2019-12-10

    申请号:CN201910058255.6

    申请日:2019-01-22

    Abstract: 公开了一种印刷电路板、包括印刷电路板的存储器系统和存储装置。该存储器系统包括:印刷电路板;至少一个存储器芯片,安装在印刷电路板上;以及存储器控制器,布置在印刷电路板上并且连接到2N(其中,N为2或更大的整数)个信道,存储器控制器被配置为对至少一个存储器芯片执行写入操作和读取操作。在印刷电路板中,第一子集的信道对应于以点对点拓扑配置的第一信道组,剩余子集的信道对应于以菊花链拓扑配置的第二信道组。

Patent Agency Ranking