公开(公告)号：CN118606263A

公开(公告)日：2024-09-06

申请号：CN202410255003.3

申请日：2024-03-06

Applicant: 三星电子株式会社

Inventor： 宋镐彬 ,  李柱允 ,  金支英 ,  朴宰贤 ,  李受恩 ,  黄寅植

IPC: G06F15/78 ,  G06F13/42

Abstract: 一种片上系统，包括：时钟生成电路，被配置为生成第一相位的参考时钟；发送电路，包括串行器，串行器被配置为根据第一相位的参考时钟对数据进行串行化；接收电路，包括时钟数据恢复(CDR)电路，CDR电路被配置为接收串行化数据并且生成第一恢复时钟和恢复数据；以及内置自测试(BIST)电路，包括CDR性能监控电路，CDR性能监控电路被配置为生成提供给延迟控制器的控制信号，延迟控制器被配置为将时钟信号延迟预设相位差，并且延迟控制器被配置为响应于控制信号而将时钟信号延迟预设相位差，并且将延迟的时钟信号提供给发送电路。

公开(公告)号：CN116032705A

公开(公告)日：2023-04-28

申请号：CN202211317335.7

申请日：2022-10-26

Applicant: 三星电子株式会社

Inventor： 宋镐彬 ,  南润瑾 ,  朴炳珪 ,  朴宰贤 ,  朴河贞 ,  裴俊汉

IPC: H04L25/03 ,  H04B1/16

Abstract: 提供了一种装置、一种接收器模拟前端电路和一种连续时间线性均衡器。该装置包括接收器模拟前端电路，该接收器模拟前端电路包括由内部回环电流路径和校准电流路径共享的路径，其中接收器模拟前端电路被配置为在测试模式时利用内部回环电流路径执行内部测试，并且在正常模式时均衡第一数据信号，均衡第一数据信号的步骤包括利用校准电流路径从第一数据信号中去除偏移。