公开(公告)号：CN118606263A

公开(公告)日：2024-09-06

申请号：CN202410255003.3

申请日：2024-03-06

Applicant: 三星电子株式会社

Inventor： 宋镐彬 ,  李柱允 ,  金支英 ,  朴宰贤 ,  李受恩 ,  黄寅植

IPC: G06F15/78 ,  G06F13/42

Abstract: 一种片上系统，包括：时钟生成电路，被配置为生成第一相位的参考时钟；发送电路，包括串行器，串行器被配置为根据第一相位的参考时钟对数据进行串行化；接收电路，包括时钟数据恢复(CDR)电路，CDR电路被配置为接收串行化数据并且生成第一恢复时钟和恢复数据；以及内置自测试(BIST)电路，包括CDR性能监控电路，CDR性能监控电路被配置为生成提供给延迟控制器的控制信号，延迟控制器被配置为将时钟信号延迟预设相位差，并且延迟控制器被配置为响应于控制信号而将时钟信号延迟预设相位差，并且将延迟的时钟信号提供给发送电路。

公开(公告)号：CN116112006A

公开(公告)日：2023-05-12

申请号：CN202211416916.6

申请日：2022-11-11

Applicant: 三星电子株式会社

Inventor： 李柱允 ,  金圣根 ,  李玹周 ,  孙世旭 ,  金刚直 ,  朴宰贤

IPC: H03L7/093 ,  H03L7/08 ,  H03M3/00

Abstract: 一种时钟数据恢复电路，包括：开关式(bang‑bang)相位检测器，接收数据和时钟信号，并确定时钟信号的相位是否领先或落后于数据的相位；数字环路滤波器，接收开关式相位检测器的输出并对输入抖动进行滤波；累加器，对来自数字环路滤波器的输出进行累加；编码器，对累加器的输出进行编码以生成相位插值码；以及相位插值器，被配置为根据相位插值码生成具有输出相位的时钟信号。数字环路滤波器包括连接到开关式相位检测器的第一∑‑Δ调制(SDM)算术块电路。