-
公开(公告)号：CN119380791A
公开(公告)日：2025-01-28
申请号：CN202410926917.8
申请日：2024-07-11
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了存储器模块和存储器模块的控制器的操作方法。示例基于CXL（计算快速链接）的存储器模块包括存储器装置和控制器。所述存储器装置包括多个易失性存储器单元，并且存储数据或读取存储的数据。控制器通过CXL接口与主机装置通信并且控制存储器装置。控制器包括：纠错码（ECC）电路，通过将基于里德‑所罗门编码生成的奇偶校验向量添加到从主机装置接收的数据来生成第一码字；错误注入电路，生成错误码元并且通过将错误码元注入到第一码字的至少一部分中来生成第二码字；以及存储器装置接口，控制存储器装置，使得被注入错误码元的第二码字被存储在存储器装置中。控制器确定被注入到第二码字中的错误码元的数量。
-
公开(公告)号：CN118335169A
公开(公告)日：2024-07-12
申请号：CN202311694517.0
申请日：2023-12-11
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件及其操作方法。所述存储器件包括：ECC电路，对输入数据执行ECC编码以生成写入数据；以及存储单元阵列，包括存储所述写入数据的多个存储单元。所述ECC电路包括：数据拆分器，将所述输入数据拆分成第一子数据和第二子数据；第一ECC编码器，对所述第一子数据执行ECC编码以生成第一子奇偶校验数据；第二ECC编码器，对所述第二子数据执行ECC编码以生成第二子奇偶校验数据；以及数据加扰器，基于所述存储单元阵列的结构对所述第一子数据、所述第二子数据、所述第一子奇偶校验数据和所述第二子奇偶校验数据执行数据加扰操作以生成所述写入数据。
-
Patent Agency Ranking
公开(公告)号：CN118363524A
公开(公告)日：2024-07-19
申请号：CN202410067325.5
申请日：2024-01-16
Applicant: 三星电子株式会社
IPC: G06F3/06 , G06F12/0868
Abstract: 公开了存储器系统以及操作解码模块的方法。所述存储器系统包括系统控制器和存储器装置。系统控制器包括：存储器控制器，被配置为将接收的地址发送到解码模块，并且将经解码的数据输出到主机装置；以及解码模块，包括高速缓存装置和解码器。解码模块被配置为从存储器装置接收与所述地址对应的数据。解码模块被配置为响应于确定与所述地址对应的数据被存储在高速缓存装置中，将存储在高速缓存装置中的数据发送到存储器控制器。解码模块被配置为响应于确定与所述地址对应的数据没有被存储在高速缓存装置中，对与所述地址对应的数据进行解码以生成经解码的数据并将经解码的数据存储在高速缓存装置中。
-
公开(公告)号：CN118113210A
公开(公告)日：2024-05-31
申请号：CN202311126929.4
申请日：2023-09-01
Applicant: 三星电子株式会社
Abstract: 公开了存储器控制器和包括存储器控制器的存储器系统。用于控制存储器模块的存储器控制器包括系统纠错码(ECC)引擎和用于控制系统ECC引擎的处理器，存储器模块包括多个数据芯片、第一奇偶校验芯片和第二奇偶校验芯片。系统ECC引擎包括ECC解码器和用于存储奇偶校验矩阵的存储器。ECC解码器基于解码状态标志选择多个ECC解码方案中的一个，并且通过基于选择的解码方案和奇偶校验矩阵对从存储器模块读取的码字集执行ECC解码来纠正读取的码字集中的多个码元错误。所述解码状态标志从所述多个数据芯片被提供，并且所述解码状态标志中的每个指示在所述多个数据芯片中的相应一个中是否检测到至少一个错误位。
-
公开(公告)号：CN119002796A
公开(公告)日：2024-11-22
申请号：CN202410048011.0
申请日：2024-01-12
Applicant: 三星电子株式会社
Abstract: 提供了存储器系统、操作其的方法及包括其的电子系统。该存储器系统包括多个易失性存储器件和被配置为控制多个易失性存储器件的存储器控制器，其中存储器控制器包括：主机接口，其被配置为基于快速计算链路(CXL)通信协议与主机装置通信；纠错水平(ECL)管理器，其被配置为：通过主机接口从主机装置接收高速缓存行数据，以及基于与高速缓存行数据相关联的单元可靠性信息和数据可靠性请求信息，输出指示第一纠正水平和第二纠正水平中的一者作为纠错水平的纠错码(ECC)控制信号；以及ECC引擎，其被配置为：基于ECC控制信号指示第一纠正水平生成与高速缓存行数据相关联的第一奇偶校验符号，以及基于ECC控制信号指示第二纠正水平生成额外奇偶校验符号。
-
公开(公告)号：CN118519821A
公开(公告)日：2024-08-20
申请号：CN202311333152.9
申请日：2023-10-16
Applicant: 三星电子株式会社
Abstract: 提供了存储器控制器和存储器系统。存储器控制器，包括处理器，并且被配置为控制包括多个数据芯片和至少一个奇偶校验芯片的存储器模块，存储器控制器包括纠错码引擎，纠错码引擎包括纠错码解码器，纠错码解码器用于校正从存储器模块读取的码字集中的Q个符号错误，Q是等于或小于P的最大自然数，并且P是等于或大于四的自然数。纠错码解码器被配置为通过使用奇偶校验检查矩阵基于读取的码字集产生包括第一至第P伴随式符号的伴随式，并且执行第一纠错码解码以基于第一伴随式符号和与第二至第P伴随式符号中的一个对应的选择的伴随式符号来校正读取的码字集中的单符号错误。
-
公开(公告)号：CN118136083A
公开(公告)日：2024-06-04
申请号：CN202311412536.X
申请日：2023-10-27
Applicant: 三星电子株式会社
Abstract: 公开了存储器装置、纠错码电路及其操作方法和配置方法。所述存储器装置包括存储器单元阵列和纠错码(ECC)电路。被配置为纠正从存储器单元阵列读出的数据码中的错误的ECC电路包括：(i)校正子计算单元，被配置为基于数据码和H矩阵来运算多个校正子，(ii)错误位置检测单元，被配置为基于所述多个校正子生成错误向量，以及(iii)错误纠正单元，被配置为基于错误向量纠正数据码内的错误，并且输出纠正后的数据。
-
-
-
-
-
-
Search Results
7
records
(took 0.019 seconds)
