公开(公告)号：CN119002796A

公开(公告)日：2024-11-22

申请号：CN202410048011.0

申请日：2024-01-12

Applicant: 三星电子株式会社

Inventor： 李明奎 ,  姜晟默 ,  金大贤 ,  金知晧 ,  孙教民 ,  李起准 ,  赵诚慧

IPC: G06F3/06 ,  G06F11/10

Abstract: 提供了存储器系统、操作其的方法及包括其的电子系统。该存储器系统包括多个易失性存储器件和被配置为控制多个易失性存储器件的存储器控制器，其中存储器控制器包括：主机接口，其被配置为基于快速计算链路(CXL)通信协议与主机装置通信；纠错水平(ECL)管理器，其被配置为：通过主机接口从主机装置接收高速缓存行数据，以及基于与高速缓存行数据相关联的单元可靠性信息和数据可靠性请求信息，输出指示第一纠正水平和第二纠正水平中的一者作为纠错水平的纠错码(ECC)控制信号；以及ECC引擎，其被配置为：基于ECC控制信号指示第一纠正水平生成与高速缓存行数据相关联的第一奇偶校验符号，以及基于ECC控制信号指示第二纠正水平生成额外奇偶校验符号。

公开(公告)号：CN118363524A

公开(公告)日：2024-07-19

申请号：CN202410067325.5

申请日：2024-01-16

Applicant: 三星电子株式会社

Inventor： 金大贤 ,  姜晟默 ,  金知晧 ,  孙教民 ,  宋英杰 ,  李起准 ,  李明奎 ,  李硕汉

IPC: G06F3/06 ,  G06F12/0868

Abstract: 公开了存储器系统以及操作解码模块的方法。所述存储器系统包括系统控制器和存储器装置。系统控制器包括：存储器控制器，被配置为将接收的地址发送到解码模块，并且将经解码的数据输出到主机装置；以及解码模块，包括高速缓存装置和解码器。解码模块被配置为从存储器装置接收与所述地址对应的数据。解码模块被配置为响应于确定与所述地址对应的数据被存储在高速缓存装置中，将存储在高速缓存装置中的数据发送到存储器控制器。解码模块被配置为响应于确定与所述地址对应的数据没有被存储在高速缓存装置中，对与所述地址对应的数据进行解码以生成经解码的数据并将经解码的数据存储在高速缓存装置中。

公开(公告)号：CN118113210A

公开(公告)日：2024-05-31

申请号：CN202311126929.4

申请日：2023-09-01

Applicant: 三星电子株式会社

Inventor： 金知晧 ,  姜晟默 ,  金大贤 ,  李起准 ,  李明奎 ,  孙教民 ,  赵诚慧

IPC: G06F3/06 ,  G06F11/10

Abstract: 公开了存储器控制器和包括存储器控制器的存储器系统。用于控制存储器模块的存储器控制器包括系统纠错码(ECC)引擎和用于控制系统ECC引擎的处理器，存储器模块包括多个数据芯片、第一奇偶校验芯片和第二奇偶校验芯片。系统ECC引擎包括ECC解码器和用于存储奇偶校验矩阵的存储器。ECC解码器基于解码状态标志选择多个ECC解码方案中的一个，并且通过基于选择的解码方案和奇偶校验矩阵对从存储器模块读取的码字集执行ECC解码来纠正读取的码字集中的多个码元错误。所述解码状态标志从所述多个数据芯片被提供，并且所述解码状态标志中的每个指示在所述多个数据芯片中的相应一个中是否检测到至少一个错误位。