-
公开(公告)号：CN111725294B
公开(公告)日：2024-05-28
申请号：CN201911296982.2
申请日：2019-12-13
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 提供了一种半导体器件及其制造方法。半导体器件包括其中顺序堆叠了下半导体层、绝缘填隙层和上半导体层的衬底。栅结构设置在上半导体层上。源/漏电极设置在栅结构的侧壁上。半导体图案设置在源/漏电极与上半导体层之间。栅结构包括栅电极和隔墙结构。隔墙结构包括顺序设置在栅电极的侧壁上的第一隔墙图案、第二隔墙图案和第三隔墙图案。半导体图案延伸到第三隔墙图案的底表面下方的区域并连接到第二隔墙图案。
-
Patent Agency Ranking
公开(公告)号：CN115831967A
公开(公告)日：2023-03-21
申请号：CN202211114567.2
申请日：2022-09-14
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开提供了半导体器件以及用于制造半导体器件的方法。该半导体器件包括：基板，在其上限定第一区域和第二区域；在第一区域中的第一有源区；从第一有源区突出的有源图案；在第二区域中的第二有源区；在有源图案上的第一栅电极；在第二有源区上的第二栅电极；在有源图案和第一栅电极之间的第一栅极绝缘层，包括第一‑第一绝缘层；在第二有源区和第二栅电极之间的第二栅极绝缘层，包括第二‑第一绝缘层和在第二‑第一绝缘层下面的第二‑第二绝缘层，其中在垂直方向上与有源图案重叠的第一栅电极在垂直方向上的厚度等于在垂直方向上与第二有源区重叠的第二栅电极在垂直方向上的厚度，第一栅电极的上表面形成在与第二栅电极的上表面相同的水平处。
-
公开(公告)号：CN111682009A
公开(公告)日：2020-09-18
申请号：CN201910997727.4
申请日：2019-10-18
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/538 , H01L21/768
Abstract: 一种集成电路(IC)芯片包括在穿过基板和器件层的通孔内延伸的过孔接触插塞、围绕过孔接触插塞的通孔接触衬层、沿基板的底面延伸的连接焊盘衬层、一体连接到过孔接触插塞的虚设凸块结构以及连接到连接焊盘衬层的凸块结构。一种制造IC芯片的方法包括：在通孔内部和外部形成凸块下金属(UBM)层；以及形成第一连接金属层、第二连接金属层和第三连接金属层。第一连接金属层覆盖通孔内的UBM层，第二连接金属层一体连接到第一连接金属层，并且第三连接金属层覆盖连接焊盘衬层上的UBM层。
-
-
公开(公告)号：CN112786595A
公开(公告)日：2021-05-11
申请号：CN202010801948.2
申请日：2020-08-11
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242 , H01L49/02
Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括电容器，电容器具有底电极和顶电极、在底电极与顶电极之间的介电层以及在顶电极与介电层之间的界面层，界面层包括金属氧化物和在界面层的晶界处的附加成分。
-
公开(公告)号：CN111725294A
公开(公告)日：2020-09-29
申请号：CN201911296982.2
申请日：2019-12-13
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 提供了一种半导体器件及其制造方法。半导体器件包括其中顺序堆叠了下半导体层、绝缘填隙层和上半导体层的衬底。栅结构设置在上半导体层上。源/漏电极设置在栅结构的侧壁上。半导体图案设置在源/漏电极与上半导体层之间。栅结构包括栅电极和隔墙结构。隔墙结构包括顺序设置在栅电极的侧壁上的第一隔墙图案、第二隔墙图案和第三隔墙图案。半导体图案延伸到第三隔墙图案的底表面下方的区域并连接到第二隔墙图案。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
