-
公开(公告)号:CN109784489B
公开(公告)日:2021-07-30
申请号:CN201910038533.1
申请日:2019-01-16
Applicant: 北京大学软件与微电子学院 , 常瀛修 , 廖立伟 , 曹健 , 于敦山
Abstract: 本发明公开了基于FPGA的卷积神经网络IP核,其目的是在现场可编程逻辑阵列(FPGA)上实现卷积神经网络的运算加速。本发明根据卷积神经网络的基本模型,其具体架构包含卷积运算IP核、池化运算IP核、全连接运算IP核、冒泡法卷积层、冒泡法池化层、全连接层、特征图存储模块和参数存储模块。本发明各类IP核支持不同规模的卷积神经网络构建,根据所需的网络模型,实例化不同种类和数量的IP核。通过实例化IP核构建不同的神经网络层,充分利用FPGA的并行性实现卷积神经网络运算加速。通过Verilog HDL语言设计IP核实现不同FPGA移植。本发明极大提升卷积神经网络运算速度和效率,降低其处理功耗。
-
公开(公告)号:CN110942742B
公开(公告)日:2020-05-22
申请号:CN201911256402.7
申请日:2019-12-10
Applicant: 京东方科技集团股份有限公司 , 北京大学软件与微电子学院
IPC: G09G3/20 , G09G3/3266 , G09G3/36 , G11C19/28
Abstract: 本发明提供一种栅极驱动单元及驱动方法、栅极驱动电路和显示装置,涉及显示技术领域。所述栅极驱动单元包括移位寄存模块、输出模块和下拉模块;移位寄存模块分别在第一时钟信号和第二时钟信号的控制下,根据输入信号,控制第一节点的电压信号和第二节点的电压信号;输出模块在第一节点的电压信号与第二节点的电压信号的控制下,控制栅极驱动信号输出端与第一时钟信号端之间连通;下拉模块在第二节点的电压信号的控制下,控制栅极驱动信号输出端与第一电压端之间连通。本发明所述的栅极驱动单元及驱动方法、栅极驱动电路和显示装置特性稳定。所述显示装置可以为有机发光二极管显示装置、液晶显示装置或聚合物发光器件显示装置。
-
公开(公告)号:CN110600532B
公开(公告)日:2020-02-18
申请号:CN201911103786.9
申请日:2019-11-13
Applicant: 京东方科技集团股份有限公司 , 北京大学软件与微电子学院
IPC: H01L27/32
Abstract: 本发明提供一种显示面板和显示装置。所述显示面板包括:薄膜晶体管阵列层;第一有机绝缘层;多个第一电极;第二有机绝缘层;有机发光层;以及,第二电极;第一电极、有机发光层以及第二电极构成有机电致发光器件;相邻的具有相同颜色的子像素包括的第一电极之间具有第一间隔,对应于第一间隔的第二有机绝缘层具有第一高度;相邻的具有不同颜色的子像素包括的第一电极之间具有第二间隔,对应于第二间隔的第二有机绝缘层具有第二高度;第二高度大于第一高度。本发明可降低制作难度,提升打印精度和打印速度,提升有机发光层的膜厚均匀性。
-
公开(公告)号:CN110689848A
公开(公告)日:2020-01-14
申请号:CN201911256185.1
申请日:2019-12-10
Applicant: 京东方科技集团股份有限公司 , 北京大学软件与微电子学院
IPC: G09G3/3233 , H01L27/32
Abstract: 本发明提供一种显示装置和驱动方法。显示装置具有显示区域、驱动电路区域以及位于显示区域与驱动电路区域之间的过渡区域;在第一方向上,过渡区域的宽度小于驱动电路区域的宽度,过渡区域的宽度小于显示区域的宽度;显示装置还包括设置于显示区域的阵列排布的多个像素电路;像素电路包括相互电连接的第一发光元件和像素驱动电路,像素驱动电路用于为第一发光元件提供驱动电流;第一发光元件包括第一电极、第二电极,以及,位于第一电极和第二电极之间的发光层;不同的所述第一发光元件包括的第一电极彼此间隔设置。本发明在显示区域和驱动电路区域之间设置过渡区域,在所述过渡区域内能够设置虚拟发光元件,以提升发光显示的均匀性。
-
公开(公告)号:CN110600532A
公开(公告)日:2019-12-20
申请号:CN201911103786.9
申请日:2019-11-13
Applicant: 京东方科技集团股份有限公司 , 北京大学软件与微电子学院
IPC: H01L27/32
Abstract: 本发明提供一种显示面板和显示装置。所述显示面板包括:薄膜晶体管阵列层;第一有机绝缘层;多个第一电极;第二有机绝缘层;有机发光层;以及,第二电极;第一电极、有机发光层以及第二电极构成有机电致发光器件;相邻的具有相同颜色的子像素包括的第一电极之间具有第一间隔,对应于第一间隔的第二有机绝缘层具有第一高度;相邻的具有不同颜色的子像素包括的第一电极之间具有第二间隔,对应于第二间隔的第二有机绝缘层具有第二高度;第二高度大于第一高度。本发明可降低制作难度,提升打印精度和打印速度,提升有机发光层的膜厚均匀性。
-
公开(公告)号:CN110468383A
公开(公告)日:2019-11-19
申请号:CN201810450085.1
申请日:2018-05-11
Applicant: 北京北方华创微电子装备有限公司 , 北京大学软件与微电子学院
Abstract: 本发明提供一种工艺套件及反应腔室,在该工艺套件表面设置有花纹结构,该花纹结构包括多个凹部,每个凹部包括球形凹面。本发明提供的花纹结构,其不仅可以有效提高颗粒控制效果,而且不会对工艺套件表面造成损伤,从而提高了工艺套件的使用寿命。
-
公开(公告)号:CN107102841A
公开(公告)日:2017-08-29
申请号:CN201710221361.2
申请日:2017-04-06
Applicant: 上海晟矽微电子股份有限公司 , 北京大学软件与微电子学院无锡产学研合作教育基地
CPC classification number: G06F7/5446 , G06F7/548
Abstract: 本发明公开一种新型的低z通路判断,低延迟,高精度的并行CORDIC计算方法和装置,方法步骤为:(1)对输入的XIN,YIN,ZIN进行变换,使输入角度值调整到区间内,对调整后的弧度拆分成三个部分:高位,中位,低位;(2)对的高m位进行预测得出前m次旋转方向值,对前m次旋转的目标角度进行量化,产生新的旋转矩阵,将前m次旋转误差累计到低位,得到新的Z值,对剩余的角度Z分段采用不同的预测方法,可同时得出后面所有的旋转方向值;(3)对m到N/2次旋转采用传统矩阵,对N/2到N次旋转利用乘法直接求得,最后进行象限恢复输出计算得到的三角函数值。
-
公开(公告)号:CN104089572B
公开(公告)日:2016-12-07
申请号:CN201410364545.0
申请日:2014-07-28
Applicant: 北京大学 , 北京大学软件与微电子学院无锡产学研合作教育基地
IPC: G01B7/34
Abstract: 本发明公开了一种利用电容变化检测刻蚀侧壁粗糙的方法,仅在功能区域进行刻蚀工艺前添加上述工艺流程,避免增加功能器件设计的复杂;利用检测区域电容变化反应功能区域侧壁粗糙,减小了小尺寸带来的误差,同时避免裂断面等对器件结构有损害的操作,实现对刻蚀结构的无损检测;检测区域数目由功能区域刻蚀窗口大小种类决定,实现了更加精准地检测不同条件下的刻蚀侧壁粗糙目的,同时实现对不同刻蚀条件下侧壁粗糙的一步检测。本发明设计的工艺流程简单,各工序均为成熟技术,工艺难度较低,实现简便,易于操作。
-
公开(公告)号:CN104375802A
公开(公告)日:2015-02-25
申请号:CN201410490083.7
申请日:2014-09-23
Applicant: 上海晟矽微电子股份有限公司 , 北京大学软件与微电子学院无锡产学研合作教育基地
IPC: G06F7/52
Abstract: 本发明公开一种乘除法器,用于实现任意位数无符号或有符号数除法运算和任意位数的无符号乘法运算,该乘除法器包括:一数据预处理器,该数据预处理器与一第一、第二操作数、一乘除法运算选择信号以及一除法模式选择信号连接,根据该一乘除法运算选择信号以及一除法模式选择信号对该第一、第二操作数进行处理;一迭代运算单元,用于根据该乘除法运算选择信号,进行余数补零及除数移位,或者进行乘数移位及被乘数扩展;一除法运算单元,用于生成一两位商和一余数;一乘法运算单元,用于生成一乘积结果;一运算控制计数器,用于控制该迭代运算单元的运算位数;一结果寄存器,用于存放该商、余数和/或乘积结果。
-
公开(公告)号:CN103337380A
公开(公告)日:2013-10-02
申请号:CN201310125279.1
申请日:2013-04-11
Applicant: 北京大学 , 北京大学软件与微电子学院无锡产学研合作教育基地
IPC: H01G11/84
CPC classification number: Y02E60/13
Abstract: 本发明涉及一种新型硅基超级电容及其制备方法,该方法包括:选择单晶硅片作为芯片基片;在基片上采用MEMS工艺光刻并定义电容制作区域;在电容制作区域刻蚀出黑硅;利用ALD单原子层淀积技术在黑硅上生长电容介质层以及电极层;淀积并图形化金属引出电极。本发明利用ALD单原子淀积技术在黑硅表面生长介质层和电极层,在实现大容量电荷储存的同时克服了传统超级电容难于微小和集成的缺点,同时将充放电速度提升至平板电容量级。
-
-
-
-
-
-
-
-
-