-
公开(公告)号：CN112579002B
公开(公告)日：2024-02-13
申请号：CN202011469195.6
申请日：2020-12-14
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F3/06
Abstract: 本发明提出一种在位线结构中设置有传输门的SRAM及存取提升方法，该SRAM包括：多个存储单元，组成存储阵列；每个个存储单元包括外围驱动电路，字线WL、锁存器，以及位线；所述位线包括位线BL、和位线 其中，在位线的预定位置处插入一个双向传输门，以所述双向传输门为节点，将位线截为两段，使得靠近读出放大器一侧位线寄生RC降低，提升存取速度。
-
公开(公告)号：CN112579002A
公开(公告)日：2021-03-30
申请号：CN202011469195.6
申请日：2020-12-14
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F3/06
Abstract: 本发明提出一种在位线结构中设置有传输门的SRAM及存取提升方法，该SRAM包括：多个存储单元，组成存储阵列；每个个存储单元包括外围驱动电路，字线WL、锁存器，以及位线；所述位线包括位线BL、和位线其中，在位线的预定位置处插入一个双向传输门，以所述双向传输门为节点，将位线截为两段，使得靠近读出放大器一侧位线寄生RC降低，提升存取速度。
-
公开(公告)号：CN107861902A
公开(公告)日：2018-03-30
申请号：CN201711036898.8
申请日：2017-10-30
Applicant: 北京北大众志微系统科技有限责任公司 , 北京众志芯科技有限公司
CPC classification number: G06F13/4022 , G06F1/26 , G06F13/4282 , G06F2213/0042
Abstract: 一种实现USB键盘开机的电脑，通过增加带USB接口的微控制芯片和USB切换开关芯片，这两颗芯片和改进USB接口均由待机电源模块供电以保持在电脑关机时也有电，USB键盘插在改进USB接口上。在电脑关机时，带USB接口的微控制芯片控制USB切换开关把USB键盘连接到带USB接口的微控制芯片，由带USB接口的微控制芯片上电后初始化USB键盘并定义某个键作为开机键然后进行监测；当开机键被按下，带USB接口的微控制芯片输出开机信号打开主板工作电源模块进行开机，同时带USB接口的微控制芯片控制USB切换开关把USB键盘切换到CPU的USB控制器，把键盘控制权交还给主板CPU，由主板CPU在上电BOOT过程中重新初始化和使用USB键盘，完成USB键盘开机与移交工作。
-
公开(公告)号：CN106874106A
公开(公告)日：2017-06-20
申请号：CN201611206795.7
申请日：2016-12-23
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/50
Abstract: 一种主存bank划分方法及装置，包括：周期性地统计各个应用运行时的访存特征，根据各个应用的访存特征将应用分类，根据各类应用占所有应用的比例选择相应的主存bank划分策略，根据主存bank划分策略为每种类型的每个应用分配相应数量的bank。与现有技术相比，本发明提供的主存bank划分的技术方案，根据应用的访存密集度和行局部性动态调整bank划分策略，从而满足了各应用对bank数量的需求，增加了应用bank级别的并行性，提升了主存访问效率。
-
公开(公告)号：CN103117092B
公开(公告)日：2015-09-23
申请号：CN201210580177.4
申请日：2012-12-27
Applicant: 北京北大众志微系统科技有限责任公司 , 常州北大众志网络计算机有限公司
IPC: G11C29/00
Abstract: 本发明涉及一种数字延迟链的校准方法，该校准方法为在延迟单元的传播通路和返回通路之外连接一个快速通路以及一个慢速通路；所述的快速通路和慢速通路均有参考时钟信号通过，参考时钟信号通过一个延迟单元的快速通道和慢速通道的延迟之差等于传播通路和返回通路的延迟之和的多倍；被延迟的信号在此处发生折返。本发明在传统的延迟单元的基本部分之外增加了一个快速通道和慢速通道，这样使得延迟校准和折返信号的生成的逻辑都放在了延迟单元内部，在信号传播的同时随时进行校准，去掉了专门的控制逻辑和专门的校准时间。
-
Patent Agency Ranking
公开(公告)号：CN102662861B
公开(公告)日：2014-12-10
申请号：CN201210077431.9
申请日：2012-03-22
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F12/08
Abstract: 本发明涉及一种末级高速缓存插入策略软件控制方法，首先在处理器页表项中设计末级高速缓存插入策略控制位或控制接口；其次，当数据进入末级高速缓存时，通过判断TLB记录的页一级末级高速缓存插入策略控制位的值，决定该页数据进入末级高速缓存时的位置。利用本发明软件可以控制页一级末级高速缓存插入策略，为具有不同局部性特征的区域提供不同的末级高速缓存管理方法，达到降低末级高速缓存污染的目的；本发明应用于任何具有多级高速缓存结构，同时采用虚拟存储机制的计算机系统中，具有实现简单、硬件代价低等优点。
-
公开(公告)号：CN102306092B
公开(公告)日：2014-04-09
申请号：CN201110216544.8
申请日：2011-07-29
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了超标量处理器实现指令缓存路选择的方法及装置，其中方法包括：至少根据指令的取指请求判断取指模式；根据取指模式属于顺序取指场景采用路历史模式进行路预测，根据取指模式属于非顺序取指场景采用路预测模式进行路预测。本发明使得超标量处理器从整体上取得了更好的能效性；由于避免了大量非必要路的Tag比较及Data访问，以及由于使用额外资源较少，故使得处理器的整体能耗降低。
-
公开(公告)号：CN103390062A
公开(公告)日：2013-11-13
申请号：CN201310328438.8
申请日：2013-07-31
Applicant: 常州北大众志网络计算机有限公司 , 北京北大众志微系统科技有限责任公司
IPC: G06F17/30
Abstract: 本发明涉及一种医疗检测设备的数据的转换及更改方法，由医疗检测设备通过外接检测仪器采集数据并生成专业的医疗制式数据；医疗制式数据传输进入检测设备内置数据库；将医疗检测设备与外部通用设备连接，将数据库内的医疗制式数据转化为通用数据，并将通用数据输出至外部通用设备；外部通用设备直接对通用数据进行浏览以及修改，并将修改后的形成的另一组通用数据进行转换生成另一组医疗制式数据；将新生成的医疗制式数据传输进入医疗检测设备内置数据库，并取代数据库中原有的医疗制式数据。本发明解决了医疗检测设备由于专业医疗数据制式限制导致的与外部通用设备连接不便，且只能输入不能输出的问题，有效的提高了医疗检测设备的工作效率。
-
公开(公告)号：CN102184127B
公开(公告)日：2013-11-06
申请号：CN201110131830.4
申请日：2011-05-20
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F11/00
Abstract: 本发明提供了一种实现处理器预执行的方法及相应的装置，方法包括：处理器在正常执行指令期间，当检测到发生长延时缓存失效时备份寄存器；在预执行指令期间，对预执行的每一指令标记预执行结果的状态；对引发长延时缓存失效的Load指令进行值预测，并使用经该值预测的预测值预执行与该Load指令数据相关的后续指令；按程序顺序将预执行结果保存在指令复用队列IRQ，并根据标记的状态设置相应的标志。本发明结合值预测和指令复用两种技术，充分发挥了各自的优势，在提高处理器性能的同时降低其预执行的能耗开销，因此提高处理器的能效性。
-
公开(公告)号：CN103077131A
公开(公告)日：2013-05-01
申请号：CN201210594001.4
申请日：2012-12-31
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F12/08
Abstract: 一种高速缓存分区域性能监视方法及监视器，应用于采用多级高速缓存结构的处理器，其方法包括：将虚拟地址空间分为多个虚拟地址数据区域，在处理器一级高速缓存层建立区域信息表，区域信息表中存放各虚拟地址数据区域的区域编号和虚拟地址范围；处理器的一级高速缓存失效后，处理器依据失效的虚拟地址查询区域信息表，确定虚拟地址所属的虚拟地址数据区域，并将虚拟地址数据区域的区域编号传递给下一级高速缓存。本发明克服了现有技术中末级高速缓存技术缺少性能监视等技术缺陷，实现了对应用程序内虚拟地址空间数据区域的末级高速缓存访问性能监视机制。
-
-
-
-
-
-
-
-
-
Search Results
150
records
(took 0.042 seconds)
