公开(公告)号：CN103078610A

公开(公告)日：2013-05-01

申请号：CN201210580014.6

申请日：2012-12-27

Applicant: 北京北大众志微系统科技有限责任公司 ,  常州北大众志网络计算机有限公司

Inventor： 程旭 ,  王逵

IPC: H03K5/13

Abstract: 本发明涉及一种用于数字延迟链的延迟单元，所述的延迟单元包括传播通路以及返回通路，所述的传播通路和返回通路由反相器以及与非门构成；所述的多个延迟单元前后相接能够构成延迟链；并且所述的延迟链中后一级的延迟单元的控制信号可以由前一级延迟单元的控制信号生成；当所述的延迟链中前一个延迟单元处于回环状态并且后一个延迟单元处于返回状态时，信号在前一个延迟单元处折返。本发明将传统的延迟单元的主要延迟部件由反相器和多选器，改变为反相器和与非门；由于与非门比多选器的结构简单，延迟小，因此由反相器和与非门构成的延迟单元粒度更小。

公开(公告)号：CN103117092B

公开(公告)日：2015-09-23

申请号：CN201210580177.4

申请日：2012-12-27

Applicant: 北京北大众志微系统科技有限责任公司 ,  常州北大众志网络计算机有限公司

Inventor： 程旭 ,  王逵

IPC: G11C29/00

Abstract: 本发明涉及一种数字延迟链的校准方法，该校准方法为在延迟单元的传播通路和返回通路之外连接一个快速通路以及一个慢速通路；所述的快速通路和慢速通路均有参考时钟信号通过，参考时钟信号通过一个延迟单元的快速通道和慢速通道的延迟之差等于传播通路和返回通路的延迟之和的多倍；被延迟的信号在此处发生折返。本发明在传统的延迟单元的基本部分之外增加了一个快速通道和慢速通道，这样使得延迟校准和折返信号的生成的逻辑都放在了延迟单元内部，在信号传播的同时随时进行校准，去掉了专门的控制逻辑和专门的校准时间。

公开(公告)号：CN103117092A

公开(公告)日：2013-05-22

申请号：CN201210580177.4

申请日：2012-12-27

Applicant: 北京北大众志微系统科技有限责任公司 ,  常州北大众志网络计算机有限公司

Inventor： 程旭 ,  王逵

IPC: G11C29/00

Abstract: 本发明涉及一种数字延迟链的校准方式，该校准方式为在延迟单元的传播通路和返回通路之外连接一个快速通路以及一个慢速通路；所述的快速通路和慢速通路均有参考时钟信号通过，参考时钟信号通过一个延迟单元的快速通道和慢速通道的延迟之差等于传播通路和返回通路的延迟之和的多倍；被延迟的信号在此处发生折返。本发明在传统的延迟单元的基本部分之外增加了一个快速通道和慢速通道，这样使得延迟校准和折返信号的生成的逻辑都放在了延迟单元内部，在信号传播的同时随时进行校准，去掉了专门的控制逻辑和专门的校准时间。