-
公开(公告)号:CN102306092B
公开(公告)日:2014-04-09
申请号:CN201110216544.8
申请日:2011-07-29
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了超标量处理器实现指令缓存路选择的方法及装置,其中方法包括:至少根据指令的取指请求判断取指模式;根据取指模式属于顺序取指场景采用路历史模式进行路预测,根据取指模式属于非顺序取指场景采用路预测模式进行路预测。本发明使得超标量处理器从整体上取得了更好的能效性;由于避免了大量非必要路的Tag比较及Data访问,以及由于使用额外资源较少,故使得处理器的整体能耗降低。
-
公开(公告)号:CN102306092A
公开(公告)日:2012-01-04
申请号:CN201110216544.8
申请日:2011-07-29
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了超标量处理器实现指令缓存路选择的方法及装置,其中方法包括:至少根据指令的取指请求判断取指模式;根据取指模式属于顺序取指场景采用路历史模式进行路预测,根据取指模式属于非顺序取指场景采用路预测模式进行路预测。本发明使得超标量处理器从整体上取得了更好的能效性;由于避免了大量非必要路的Tag比较及Data访问,以及由于使用额外资源较少,故使得处理器的整体能耗降低。
-
公开(公告)号:CN102306094A
公开(公告)日:2012-01-04
申请号:CN201110235512.2
申请日:2011-08-16
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了实现现代处理器间接转移预测的装置及方法,其中装置包括:分支方向预测器根据定义的多个子预测器预测的间接转移方向生成目标指针;目标地址映射装置将分支方向预测器生成的目标指针映射为索引分支目标缓冲器的虚拟地址;以及分支目标缓冲器为间接转移指令分配目标地址项和分配项,其中,目标地址项通过虚拟地址索引;分配项记录每一间接转移指令目标地址项的使用情况,通过程序计数器的值索引。本发明在不需要大容量存储结构支持的基础上,能够以与已有的间接转移预测技术类似的时间代价,换取同时提高预测准确率和处理器能效的效果。
-
公开(公告)号:CN102306094B
公开(公告)日:2014-03-26
申请号:CN201110235512.2
申请日:2011-08-16
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了实现现代处理器间接转移预测的装置及方法,其中装置包括:分支方向预测器根据定义的多个子预测器预测的间接转移方向生成目标指针;目标地址映射装置将分支方向预测器生成的目标指针映射为索引分支目标缓冲器的虚拟地址;以及分支目标缓冲器为间接转移指令分配目标地址项和分配项,其中,目标地址项通过虚拟地址索引;分配项记录每一间接转移指令目标地址项的使用情况,通过程序计数器的值索引。本发明在不需要大容量存储结构支持的基础上,能够以与已有的间接转移预测技术类似的时间代价,换取同时提高预测准确率和处理器能效的效果。
-
公开(公告)号:CN102306093B
公开(公告)日:2014-03-05
申请号:CN201110221833.7
申请日:2011-08-04
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了实现现代处理器间接转移预测的装置及方法,其中装置包括:方向预测器在预测间接转移指令方向的同时选择模式历史记录的第一次访问索引和第二次访问索引,并通过该模式历史记录生成及输出相应的组-路指针;组-路指针寄存器保存模式历史记录输出的组-路指针;以及分支目标缓冲器建立子块和分配项,其中,子块为每一间接转移指令分配通过组-路指针索引的目标地址项;分配项用于记录每一间接转移指令目标地址项的使用情况。本发明在不需要大容量存储结构支持的基础上,可取得与直接地址预测相类似的预测效果,由此可提高处理器的能效性。
-
公开(公告)号:CN102306093A
公开(公告)日:2012-01-04
申请号:CN201110221833.7
申请日:2011-08-04
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了实现现代处理器间接转移预测的装置及方法,其中装置包括:方向预测器在预测间接转移指令方向的同时选择模式历史记录的第一次访问索引和第二次访问索引,并通过该模式历史记录生成及输出相应的组-路指针;组-路指针寄存器保存模式历史记录输出的组-路指针;以及分支目标缓冲器建立子块和分配项,其中,子块为每一间接转移指令分配通过组-路指针索引的目标地址项;分配项用于记录每一间接转移指令目标地址项的使用情况。本发明在不需要大容量存储结构支持的基础上,可取得与直接地址预测相类似的预测效果,由此可提高处理器的能效性。
-
-
-
-
-