公开(公告)号：CN109039322A

公开(公告)日：2018-12-18

申请号：CN201810299699.4

申请日：2018-04-04

Applicant: 北京北大众志微系统科技有限责任公司

Inventor： 程旭 ,  王传政 ,  喻明艳 ,  韩晓磊

IPC: H03K19/00

CPC classification number: H03K19/0013

Abstract: 本发明属于CMOS数字电路领域，应用于CPU,SRAM，ASIC等电路的设计,具体涉及一种减少CMOS反向器短路电流的方法,所述方法是在反向器的衬底端施加源‑衬偏置电压，改变PMOS管和NMOS管的阈值电压，从而减少反相器状态翻转瞬间的短路电流，进而降低无效功耗。相比于现有技术，本发明通过在反向器的衬底端施加偏置电压来改变PMOS管和NMOS管的阈值电压，从而达到减小短路电流的目的，且多个反向器可共用一套阈值电压调制电路，面积和功耗较现有技术都有很大优势。

公开(公告)号：CN112579002B

公开(公告)日：2024-02-13

申请号：CN202011469195.6

申请日：2020-12-14

Applicant: 北京北大众志微系统科技有限责任公司

Inventor： 程旭 ,  王传政 ,  喻明艳 ,  韩晓磊

IPC: G06F3/06

Abstract: 本发明提出一种在位线结构中设置有传输门的SRAM及存取提升方法，该SRAM包括：多个存储单元，组成存储阵列；每个个存储单元包括外围驱动电路，字线WL、锁存器，以及位线；所述位线包括位线BL、和位线 其中，在位线的预定位置处插入一个双向传输门，以所述双向传输门为节点，将位线截为两段，使得靠近读出放大器一侧位线寄生RC降低，提升存取速度。

公开(公告)号：CN112579002A

公开(公告)日：2021-03-30

申请号：CN202011469195.6

申请日：2020-12-14

Applicant: 北京北大众志微系统科技有限责任公司

Inventor： 程旭 ,  王传政 ,  喻明艳 ,  韩晓磊

IPC: G06F3/06

Abstract: 本发明提出一种在位线结构中设置有传输门的SRAM及存取提升方法，该SRAM包括：多个存储单元，组成存储阵列；每个个存储单元包括外围驱动电路，字线WL、锁存器，以及位线；所述位线包括位线BL、和位线其中，在位线的预定位置处插入一个双向传输门，以所述双向传输门为节点，将位线截为两段，使得靠近读出放大器一侧位线寄生RC降低，提升存取速度。