-
公开(公告)号：CN116662984A
公开(公告)日：2023-08-29
申请号：CN202310443923.3
申请日：2023-04-24
Applicant: 北京众志芯科技有限公司 , 北京北大众志微系统科技有限责任公司
Abstract: 本发明公开了内存隔离装置以及基于内存隔离装置的多核计算系统，属于网络安全技术领域，本发明提供的基于内存隔离装置的多核计算系统，内存隔离装置设置在处理器核CPU与系统内存之间，用于对处理器核CPU发出的访存交易进行检测；内存隔离装置外部与处理器核CPU、内存控制器DDR和上电配置模块POC连接。内存隔离装置包括控制器、匹配矩阵模块和静态地址列表。该内存隔离装置集成方式简单，对原有的系统架构无需太多改动；通过简单巧妙的方法对内存进行分区和隔离，并通过硬件信号控制隔离的区域和隔离的使能，使得内存隔离不受处理器体系架构和操作系统的漏洞影响，也不依赖于任何软件建立的可信链。
-
公开(公告)号：CN107861902A
公开(公告)日：2018-03-30
申请号：CN201711036898.8
申请日：2017-10-30
Applicant: 北京北大众志微系统科技有限责任公司 , 北京众志芯科技有限公司
CPC classification number: G06F13/4022 , G06F1/26 , G06F13/4282 , G06F2213/0042
Abstract: 一种实现USB键盘开机的电脑，通过增加带USB接口的微控制芯片和USB切换开关芯片，这两颗芯片和改进USB接口均由待机电源模块供电以保持在电脑关机时也有电，USB键盘插在改进USB接口上。在电脑关机时，带USB接口的微控制芯片控制USB切换开关把USB键盘连接到带USB接口的微控制芯片，由带USB接口的微控制芯片上电后初始化USB键盘并定义某个键作为开机键然后进行监测；当开机键被按下，带USB接口的微控制芯片输出开机信号打开主板工作电源模块进行开机，同时带USB接口的微控制芯片控制USB切换开关把USB键盘切换到CPU的USB控制器，把键盘控制权交还给主板CPU，由主板CPU在上电BOOT过程中重新初始化和使用USB键盘，完成USB键盘开机与移交工作。
-
公开(公告)号：CN109039322A
公开(公告)日：2018-12-18
申请号：CN201810299699.4
申请日：2018-04-04
Applicant: 北京北大众志微系统科技有限责任公司
IPC: H03K19/00
CPC classification number: H03K19/0013
Abstract: 本发明属于CMOS数字电路领域，应用于CPU,SRAM，ASIC等电路的设计,具体涉及一种减少CMOS反向器短路电流的方法,所述方法是在反向器的衬底端施加源‑衬偏置电压，改变PMOS管和NMOS管的阈值电压，从而减少反相器状态翻转瞬间的短路电流，进而降低无效功耗。相比于现有技术，本发明通过在反向器的衬底端施加偏置电压来改变PMOS管和NMOS管的阈值电压，从而达到减小短路电流的目的，且多个反向器可共用一套阈值电压调制电路，面积和功耗较现有技术都有很大优势。
-
公开(公告)号：CN104952088B
公开(公告)日：2018-05-29
申请号：CN201510270558.6
申请日：2015-05-25
Applicant: 常州北大众志网络计算机有限公司 , 北京北大众志微系统科技有限责任公司
IPC: G06T9/00
Abstract: 本发明涉及一种对显示数据进行压缩和解压缩的方法，包括当未压缩显存中的图像数据被更新后，由CPU计算出被更新数据在未压缩显存中所处的行地址，从未压缩显存中取出该行数据进行压缩，并存储到压缩显存中该行对应的存储地址中；当显存数据更新速率较快时，CPU停止对原始显存中更新数据的压缩，并通过对显示控制器寄存器的配置使显示控制器在下一帧开始从未压缩显存中读取数据等步骤。本发明能够通过对显存数据进行压缩和解压缩，降低在对高分辨率显示过程中对总线带宽的占用，以提高系统性能。
-
公开(公告)号：CN106844235A
公开(公告)日：2017-06-13
申请号：CN201611206733.6
申请日：2016-12-23
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F12/121 , G06F12/0891
CPC classification number: G06F12/121 , G06F12/0891
Abstract: 本发明公开了一种实现高速缓存替换的方法及装置，包括：获取对高速缓存的块的访问结果，当访问结果为访问失效时，移动访问失效所在组的高速缓存的块中收益值(RBV)最小的块，并将访问失效的块放置在RBV最小的块移动前所在的位置；对访问失效的块计算失效代价后赋值给访问失效的块装入的位置对应的RBV；当访问结果为访问命中时，对高速缓存的访问命中的块计算命中收益，根据计算出的命中收益更新命中的块对应的RBV。本发明通过对高速缓存替换的访问结果进行命中收益或失效代价计算，通过处理后，对访问命中及失效的块赋值相应的RBV，通过保留收益值，对高速缓存的整体失效代价进行相应的评估，从而实现高速缓存替换的合理高效。
-
Patent Agency Ranking
公开(公告)号：CN106844231A
公开(公告)日：2017-06-13
申请号：CN201611208891.5
申请日：2016-12-23
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F12/0811 , G06F12/0886 , G06F12/123
CPC classification number: G06F12/0811 , G06F12/0886 , G06F12/123
Abstract: 一种末级高速缓存软硬件协作分区域管理系统及管理方法，涉及计算机系统中的末级高速缓存管理领域，提高了处理器的访存性能并有效降低了末级高速缓存污染和系统开销。本发明包括：分区域性能监视及末级高速缓存控制器，用于在线统计操作系统的应用程序内每个数据区域的末级高速缓存访问信息，并控制所述数据区域相对于末级高速缓存的旁路或插入位置；分区域访存行为剖视分析模块，用于读取所述末级高速缓存访问信息并根据所述末级高速缓存访问信息来分析每个所述数据区域的访存行为和局部性特征；以及分区域旁路及插入策略决策模块，用于根据每个所述数据区域的访存行为和局部性特征来为每个所述数据区域选择旁路策略或插入策略。
-
公开(公告)号：CN103139099B
公开(公告)日：2016-08-24
申请号：CN201310058679.5
申请日：2013-02-25
Applicant: 北京北大众志微系统科技有限责任公司
IPC: H04L12/851
Abstract: 本发明涉及一种自适应的带宽调节方法和装置，该方法基于自适应的带宽调节装置，自适应的带宽调节装置包括带宽信息表，所述带宽信息表用于记录各个访存主设备以及系统的带宽分配以及使用信息，该方法包括：请求接收步骤，接收主设备的访存请求；接受判断步骤，根据所述带宽信息表判断是否接受该设备的访存请求。本发明能够在保证设备高带宽以及实时性需求的前提下，提高系统带宽利用率，并且最大限度降低访存请求的相互干扰，从而在保证设备访存性能的情况下有效提高带宽管理效率，提高设备以及系统的性能。
-
公开(公告)号：CN103294518B
公开(公告)日：2016-04-27
申请号：CN201310052296.7
申请日：2013-02-18
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/45
Abstract: 本发明公开了一种解释器中间接跳转预测方法及系统，其方法包括：在解释器中插入引导指令，将字节码指针包含在引导指令中；转移预测器识别引导指令，并将所需的字节码指针保存至转移预测器中；当间接跳转指令运行时，转移预测器识别间接跳转指令，使用间接跳转指令的指针和所保存的字节码指针进行散列运算，并以散列运算得到的索引值访问转移目标缓冲，获得预测的转移目标地址。本发明以字节码指针作为关联信息，以引导指令的方式软硬件协作指导间接跳转，从而可以根据字节码指针准确地对解释器中间接跳转进行预测。
-
公开(公告)号：CN105204819A
公开(公告)日：2015-12-30
申请号：CN201510658510.2
申请日：2015-10-12
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/30
CPC classification number: G06F9/3848
Abstract: 本发明涉及一种基于分组全局历史的分支预测方法及系统，包括：将分支预测器常用的全局历史改造成分组的形式，分支历史保存在分组全局历史表中；当分支指令提交时，根据分支指令地址低位在分组全局历史表中选择对应的表项，将分支指令实际方向移入对应表项；当预测分支指令方向时，将分组全局历史表中的历史拼接起来使用。本发明的核心是分组保存，全部使用，即以分组的方式保存全局历史，能有效地减少分支指令之间的历史冲突，从而提高所保留历史的有效性，捕获更远的历史信息；将其应用于先进的Perceptron分支预测器中，可提高分支预测命中率及处理器的性能和能效性。
-
公开(公告)号：CN102662862B
公开(公告)日：2015-01-21
申请号：CN201210077583.9
申请日：2012-03-22
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F12/08
CPC classification number: Y02D10/13
Abstract: 本发明涉及一种在处理器中实现混合预取的方法及相应的装置，使用全局历史缓冲器按时间顺序保存一份失效地址历史信息，并使用多个索引表和全局历史缓冲器中的多组指针实现多种数据预取方法。在查找可重复的访存模式并产生预取请求时，本发明按照某种顺序逐个使用各预取方法查找相应的局部失效地址流。为减少查找的时间和能耗开销，本发明在某种预取方法下找到可重复的访存模式时，即停止查找并产生预取请求，不再查找其余预取方法的局部失效地址流。本发明能够以较低的存储开销和能耗开销同时实现多种数据预取方法，从而结合利用程序运行过程中的多种访存规律提高预取的性能。
-
-
-
-
-
-
-
-
-
Search Results
151
records
(took 0.086 seconds)
