-
公开(公告)号：CN112465108A
公开(公告)日：2021-03-09
申请号：CN202011251753.1
申请日：2020-11-11
Applicant: 上海交通大学
Abstract: 本发明公开了一种面向存算一体平台的神经网络编译方法，涉及存算一体领域，包括以下步骤：解析神经网络模型，映射成以计算节点描述的中间表示；进行计算图优化；转换成算子级中间表示；进行算子任务划分并与硬件基本单元绑定；进行算子级优化，减少读取不连续内存的次数和权重映射的次数。本发明根据存算一体计算的特点优化计算流图和神经网络算子，减少图级算子间的中间结果写回的开销，减少了在存算资源不足时需要重新映射权重的次数。
-
公开(公告)号：CN112463717A
公开(公告)日：2021-03-09
申请号：CN202011221019.0
申请日：2020-11-05
Applicant: 上海交通大学
IPC: G06F15/78
Abstract: 本发明公开了一种粗粒度可重构架构下条件分支实现方法，涉及粗粒度可重构架构领域，在CGRA线上的数据流包括数据位和分支位，首先进行分支发散，然后根据条件判断确定分支位，根据分支位确定分支是否执行，最后进行分支合并。本发明基于发散汇聚的分支实现方法，解决粗粒度可重构处理阵列分支执行能力不足的问题，采用多种发散方式优化嵌套分支的执行，解决嵌套分支执行的控制流复杂的问题，本发明的条件分支实现方法，性能得到提高，功耗显著降低。
-
公开(公告)号：CN111951848A
公开(公告)日：2020-11-17
申请号：CN202010832159.5
申请日：2020-08-18
Applicant: 上海交通大学
IPC: G11C11/408 , G11C11/4094 , G11C11/4097
Abstract: 本发明提供例了一种嵌入式动态随机存储器增益单元及其操作方法，增益单元包括写传输晶体管，第一读传输晶体管、第二读传输晶体管和写耦合晶体管，以及写字线、写位线、读字线、读位线、写耦合控制线；写传输晶体管的栅极连接写字线；第二读传输晶体管的栅极连接电荷存储节点，源极或漏极中的一极连接固定电位；写耦合晶体管的源极与漏极连接写耦合控制线，写耦合晶体管的栅极连接电荷存储节点。增益单元增大了存储节点的等效寄生电容；在写操作时，偏向性的增强关键数据的强度，而不破坏非关键数据的强度，在相同的电源电压下，写入的0和1具有更大的电压差；具有高数据保持时间及低刷新频率的特点。
-
公开(公告)号：CN111950709A
公开(公告)日：2020-11-17
申请号：CN202010808453.2
申请日：2020-08-12
Applicant: 上海交通大学
Abstract: 本发明提供了一种面向无人机图像目标检测的SqueezeNet网络折叠构造方法及系统，包括：步骤S1：调用并配置各子模块实现整个卷积池化部分；步骤S2：获取物体种类信息、物体置信度信息和物体位置信息；步骤S3：确定数据流向，获取数据流向确定结果信息；步骤S4：根据硬件结构同时进行的卷积运算数目和图像识别神经网络的结构，将卷积池化部分分为7个阶段，更新HalfFire模块的权重，对加速器的配置例化HalfFire模块后，每个阶段依次完成相应操作；步骤S5：获取面向无人机图像目标检测的SqueezeNet网络折叠构造结果信息。本发明构造合理，使用方便，克服了现有技术的缺陷。
-
公开(公告)号：CN111475205A
公开(公告)日：2020-07-31
申请号：CN202010135772.1
申请日：2020-03-02
Applicant: 上海交通大学 , 上海航天计算机技术研究所
IPC: G06F9/38 , G06F12/1027
Abstract: 本发明公开了一种基于数据流解耦合的粗粒度可重构阵列结构设计方法以及解耦合单元，涉及计算机协处理器加速领域，通过对造成静态CGRA中流水线停顿的数据流耦合现象归纳为访存、控制等因素导致的数据流速率不同而产生的互相影响，进行解耦合并设计解耦合单元，将其插入不同区域间耦合交互的位置，并将其作为统一的内存访问接口，优化了不同形式的流水线停顿，提高了CGRA的性能和资源利用率。
-
Patent Agency Ranking
公开(公告)号：CN111291529A
公开(公告)日：2020-06-16
申请号：CN202010088759.5
申请日：2020-02-12
Applicant: 上海交通大学
IPC: G06F30/392
Abstract: 本发明公开了一种基于多阶段模拟退火的静态异构可重构阵列布局方法，涉及可重构阵列的互连架构领域。其特征在于，利用图距离来构建异构资源的位置约束，利用分阶段模拟退火的方法来分离所述异构资源在同一次所述模拟退火中的相互影响。本发明通过构建基于图距离的新型代价函数，来解决传统代价函数对异构阵列建模不精确的问题，进而根据不同异构单元的特性，提出分阶段模拟退火的布局方案。与传统方案应用在异构阵列上的结果相比，应用新型代价函数的多阶段模拟退火方法在同等互连资源的条件下可平均提高29.6％的布通率。
-
公开(公告)号：CN106656116B
公开(公告)日：2020-02-11
申请号：CN201611226731.3
申请日：2016-12-27
Applicant: 上海交通大学
IPC: H03K5/13
Abstract: 本发明提供一种高线性度的相位插值器，包括：一负载电路，所述负载电路连接一等电位端；一差分对组，所述差分对组连接所述负载电路、一第一信号输入端、一第二信号输入端、一第三信号输入端和一第四信号输入端；一主电流源偏置阵列，所述主电流源偏置阵列连接所述差分对组、一象限控制信号输入端、一第一相位控制信号输入端和一第一偏置电压输入端；和两副电流源偏置阵列，两副电流源偏置阵列分别连接所述主电流源偏置阵列、一第二相位控制信号输入端和一第二偏置电压输入端。本发明的一种高线性度的相位插值器，可以获得高线性度的相位输出。
-
公开(公告)号：CN110555516A
公开(公告)日：2019-12-10
申请号：CN201910796486.7
申请日：2019-08-27
Applicant: 上海交通大学
Abstract: 一种基于FPGA的YOLOv2-tiny神经网络低延时硬件加速器实现方法，包括步骤：网络量化；进行基于YOLOv2-tiny的目标检测系统整体硬件架构设计；进行卷积层处理单元设计；双乘法器设计和设计空间探索。本发明可以显著降低整体系统的延时，提高DSP的使用效率。
-
公开(公告)号：CN108564165A
公开(公告)日：2018-09-21
申请号：CN201810206021.7
申请日：2018-03-13
Applicant: 上海交通大学
Abstract: 本发明提供了一种卷积神经网络定点化优化的方法及系统，包括：量化步骤：将预训练过的卷积神经网络进行量化，将卷积神经网络的输入量化为N bits的定点数，将卷积核中的参数量化为预设集合中的数，选择与所述预设集合中欧式距离最近的数进行量化；训练步骤：控制卷积层参数不变，训练量化后的卷积神经网络；卷积运算步骤：将经过训练的卷积神经网络输入卷积器，所述卷积器的输入为n个N bits的定点数以及n个4bits的卷积核参数，经过位移器输入n输入树形级联加法器，所述n为卷积核的数量。本发明提高了运算效率降低了功耗，同时保证预测结果的准确度。
-
公开(公告)号：CN108537719A
公开(公告)日：2018-09-14
申请号：CN201810253799.3
申请日：2018-03-26
Applicant: 上海交通大学
Abstract: 本发明公开一种提高通用图形处理器性能的系统及方法，所述系统包括：缓存组压力监测表，设置于主流多处理器的片上存储内，用于对每个缓存组的读写次数分别进行记录，根据记录的读写次数周期性地更新每个缓存组的压力状态；访问目标块仲裁单元，用于根据缓存组的压力状态及重映射表对访问请求进行仲裁，于压力大的缓存组请求寻找支援组时，搜索支援组，根据所述缓存组压力监测表得到搜索结果，进而于重映射表中建立该压力大缓存组与支援组的映射关系；重映射表，设置于主流多处理器的片上存储内，用于记录每一个高频访问缓存组与支援组的映射关系，并通过改变有效状态位来解除该映射，通过本发明，可提高改善GPU的片上资源效率。
-
-
-
-
-
-
-
-
-
Search Results
166
records
(took 0.033 seconds)
