-
公开(公告)号:CN110555516A
公开(公告)日:2019-12-10
申请号:CN201910796486.7
申请日:2019-08-27
Applicant: 上海交通大学
Abstract: 一种基于FPGA的YOLOv2-tiny神经网络低延时硬件加速器实现方法,包括步骤:网络量化;进行基于YOLOv2-tiny的目标检测系统整体硬件架构设计;进行卷积层处理单元设计;双乘法器设计和设计空间探索。本发明可以显著降低整体系统的延时,提高DSP的使用效率。
公开(公告)号:CN110555516A
公开(公告)日:2019-12-10
申请号:CN201910796486.7
申请日:2019-08-27
Applicant: 上海交通大学
Abstract: 一种基于FPGA的YOLOv2-tiny神经网络低延时硬件加速器实现方法,包括步骤:网络量化;进行基于YOLOv2-tiny的目标检测系统整体硬件架构设计;进行卷积层处理单元设计;双乘法器设计和设计空间探索。本发明可以显著降低整体系统的延时,提高DSP的使用效率。