-
公开(公告)号：CN109390017A
公开(公告)日：2019-02-26
申请号：CN201810908939.6
申请日：2018-08-10
Applicant: 三星电子株式会社
IPC: G11C16/24
Abstract: 本申请提供了非易失性存储器装置和非易失性存储器装置的操作方法。所述非易失性存储器装置包括：存储器单元，其包括存储器单元和伪单元；行解码器，其通过字线连接至存储器单元；伪字线偏置电路，其通过伪字线连接至伪单元；写驱动器和读出放大器，其通过位线连接至存储器单元；以及伪位线偏置电路，其通过伪位线连接至伪单元。伪字线偏置电路被构造为将相同或不同的电压施加至对应的各条伪字线，以将选择的伪单元关断，和调整流动通过伪单元的漏电流；并且通过对伪单元中的漏电流的调整而使存储器单元中的漏电流保持在基本均匀的电平。
-
公开(公告)号：CN108400135A
公开(公告)日：2018-08-14
申请号：CN201810118892.3
申请日：2018-02-06
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 本发明提供一种集成电路(IC)，该IC可以包括多个标准单元。该多个标准单元中的至少一个标准单元可以包括：电源轨，配置为向所述至少一个标准单元供电，电源轨在第一方向上延伸；包括至少一个晶体管的单元区域，该至少一个晶体管配置为确定所述至少一个标准单元的功能；第一虚设区域和第二虚设区域，分别与单元区域的在第一方向上的两侧相邻；以及有源区域，跨单元区域、第一虚设区域和第二虚设区域地在第一方向上延伸。有源区域的包括在第一虚设区域或第二虚设区域中的区域电连接到电源轨。
-
公开(公告)号：CN108400129A
公开(公告)日：2018-08-14
申请号：CN201810131037.6
申请日：2018-02-08
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/02
CPC classification number: H01L23/481 , G06F17/5072 , G06F17/5077 , H01L21/76895 , H01L23/482 , H01L23/485 , H01L27/0207 , H01L27/11807 , H01L2027/11875 , H01L23/528 , H01L27/02
Abstract: 公开了一种集成电路。该集成电路包括沿第一方向延伸的第一有源区和第二有源区，沿基本上垂直于第一方向的第二方向延伸并且跨过第一有源区和第二有源区的第一栅极线以及包括在第一有源区上方与第一栅极线交叉的第一导电图案和在第一栅极线上方沿第二方向延伸并连接到第一导电图案的第二导电图案的第一接触跨接线。
-
-
公开(公告)号：CN107919354A
公开(公告)日：2018-04-17
申请号：CN201710641748.3
申请日：2017-07-31
Applicant: 三星电子株式会社
CPC classification number: G06F17/5077 , G06F17/5072 , H01L27/0203 , G06F17/5068 , G06F17/5081
Abstract: 一种包括经修改单元的集成电路及设计集成电路的方法，所述方法包括：接收用于定义所述集成电路的输入数据；从包括多个标准单元的标准单元库接收信息；从包括至少一个经修改单元的经修改单元库接收信息，所述至少一个经修改单元具有与所述多个标准单元中的对应标准单元相同的功能且具有比所述对应标准单元高的可布线性；以及通过响应于所述输入数据、来自所述标准单元库的所述信息以及来自所述经修改单元库的所述信息执行放置及布线，来产生输出数据。通过使用具有与标准单元相同的功能且具有比标准单元提高的可布线性的经修改单元，可减小集成电路的占用面积。
-
Patent Agency Ranking
公开(公告)号：CN107623509A
公开(公告)日：2018-01-23
申请号：CN201710574018.6
申请日：2017-07-14
Applicant: 三星电子株式会社
CPC classification number: H03K3/356104 , H03K3/35625 , H03K23/001
Abstract: 一种触发器包括输入接口、第一锁存器、第三反相器和第二锁存器。第三反相器和第五反相器包括：形成在第一类型的鳍上的被电力供应电压供应的第一电力触点和第二电力触点之间的第一类型的第一晶体管，以及形成在第二类型的鳍上的被接地电压供应的第一接地触点和第二接地触点之间的第二类型的第二晶体管。
-
公开(公告)号：CN105590899A
公开(公告)日：2016-05-18
申请号：CN201510736964.7
申请日：2015-11-03
Applicant: 三星电子株式会社
IPC: H01L21/8238
CPC classification number: H01L27/0928 , H01L27/0207 , H01L27/092 , H03K3/356156 , H01L21/8238
Abstract: 一种半导体集成电路。第一有源区域和第二有源区域采用不同类型的杂质掺杂，沿着第一方向延伸并且在第二方向上彼此分隔开。位于第一有源区域以及隔离层的第一有源区域和第二有源区域之间的第一部分上的第一栅极结构和第三栅极结构沿着第二方向延伸并且在第一方向彼此分隔开。位于第二有源区域和第一部分上的第二栅极结构和第四栅极结构沿着第二方向延伸并且在第一方向上彼此分隔开，第二栅极结构在第二方向上与第一栅极结构面对并且分隔开，第四栅极结构在第二方向上与第三栅极结构面对并且分隔开。第一接触件至第四接触件分别位于第一栅极结构至第四栅极结构的一部分上。第一接触件和第四接触件彼此电连接，第二接触件和第三接触件彼此电连接。
-
公开(公告)号：CN105488244A
公开(公告)日：2016-04-13
申请号：CN201510645497.7
申请日：2015-10-08
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5081 , H01L29/6681
Abstract: 提供了设计半导体装置的方法和用于设计半导体装置的系统。设计半导体装置的方法包括：提供包括有源区和虚设区的标准单元布局；确定有源区中的第一有源鳍与第二有源鳍之间的第一鳍节距和虚设区中的第一虚设鳍与第二虚设鳍之间的第二鳍节距；使用第一鳍节距和第二鳍节距在有源区中安置第一有源鳍和第二有源鳍并在虚设区中安置第一虚设鳍和第二虚设鳍；并检验标准单元布局。
-
公开(公告)号：CN104241287A
公开(公告)日：2014-12-24
申请号：CN201410270479.0
申请日：2014-06-17
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L29/78 , H01L29/06 , H01L21/8239
CPC classification number: H01L27/0886 , H01L27/10826 , H01L27/10879 , H01L27/1108 , H01L27/1211 , H01L29/6681
Abstract: 本发明公开了一种半导体装置。该半导体装置包括在基底上彼此相邻的第一存储单元区域和第二存储单元区域。至少一个有源基体和一个浅沟槽隔离件可以顺序地层叠在第一存储单元区域和第二存储单元区域之间的边界处。第一有源鳍和第二有源鳍形成在浅沟槽隔离件的相应的侧面上，第一有源鳍和第二有源鳍从有源基体突出。至少一个深沟槽隔离件形成在有源基体的一个侧面上。
-
公开(公告)号：CN100514489C
公开(公告)日：2009-07-15
申请号：CN200410055059.7
申请日：2004-06-09
Applicant: 三星电子株式会社
Inventor： 宋泰中
IPC: G11C11/4072
Abstract: 本文提出了一种具有截止电流(Ioff)强健的预充电控制电路的存储器件和一种位线预充电方法。预充电控制电路可以实现为对接收的预充电使能信号延迟预定时间的延迟电路单元；接收预充电使能信号和延迟电路输出的与非门；对与非门输出取反的反相器。预充电控制电路可在预充电信号禁止前，使能字线。
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.053 seconds)
