-
公开(公告)号:CN202435377U
公开(公告)日:2012-09-12
申请号:CN201220001488.6
申请日:2012-01-05
Applicant: 福州大学
IPC: H03K19/0175
Abstract: 本实用新型涉及集成电路技术领域,特别是一种基于SET/MOS混合结构的二进制码-格雷码转换器,其包括四信号输入端以及三个二输入SET/MOS混合电路,仅消耗3个PMOS管,3个NMOS管和3个SET。整个电路的平均功耗仅为19.9nW。输入输出电压具有较好的兼容性,具有较大的输出摆幅,有利于驱动下一级的电路,能够与其它电路进行集成设计。与传统基于CMOS器件的二进制码-格雷码转换器相比,电路功耗明显下降,管子数目得到了一定的减少,电路结构得到了进一步的简化。该二进制码-格雷码转换器能够作为接口电路,在有限状态机、存储器等电路中得到应用,有利于进一步降低电路功耗,节省芯片面积,提高电路的集成度。
-
公开(公告)号:CN212435679U
公开(公告)日:2021-01-29
申请号:CN202021438625.3
申请日:2020-07-18
Applicant: 福州大学
IPC: H03M1/46
Abstract: 本实用新型涉及一种基于Vcm的超低功耗SAR ADC开关切换结构。包括第一电容阵列、第二电容阵列、比较器、2个切换开关组、2个采样开关,第一、第二电容阵列的电容顶板DACP、DACN分别与比较器连接,DACP和DACN还分别经2个采样开关与共模电平Vcm连接,第一、第二电容阵列中电容的底板经第一、第二切换开关组与基准电平Vref、地电平Vss、共模电平Vcm、输入电平Vip或者Vin连接;比较器包括依次连接的动态预放大器、动态锁存器,动态预放大器的两输入端分别作为比较器的同相输入端和反相输入端,动态锁存器的两输出端分别作为比较器的两输出端。本实用新型相比于传统型电容阵列节省了最高位权重电容,且相比于顶板采样的电容阵列开关切换结构,可以实现更好的ADC精度。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN204630679U
公开(公告)日:2015-09-09
申请号:CN201520292719.7
申请日:2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本实用新型提供了一种新型温度传感芯片测试装置,其特征在于:包括一FPGA模块、一搭载模块、一数据采集模块、一数据处理模块、一温箱及一自动温控模块;所述搭载模块的输入端接所述FPGA模块一输出端;待测芯片搭载于搭载模块上;数据采集模块的输入端接搭载模块的输出端;数据采集模块的输出端接所述数据处理模块的输入端;自动温控模块的输入端接所述FPGA模块的另一输出端;所述FPGA模块、搭载模块及自动温控模块设置于温箱内,所述数据采集模块及数据处理模块设置于温箱外。该装置能实现环境温度测试过程中的自动化且投入设备少,搭建简单,可拓展性强,对于不同的待测芯片只需简单的硬件搭载平台的搭建就能完成测试。
-
-
公开(公告)号:CN204556136U
公开(公告)日:2015-08-12
申请号:CN201520295815.7
申请日:2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本实用新型涉及一种温度传感芯片测试电路。包括温控温箱及置于所述温控温箱内的FPGA模块、用于搭载待测温度传感芯片的待测芯片搭载模块、LCD显示模块、DAC电路、低通滤波电路;所述温控温箱由所述FPGA模块控制进行待测温度传感芯片的测试温度调整;所述FPGA模块通过所述待测芯片搭载模块为待测温度传感芯片提供测试时序,并通过所述DAC电路及低通滤波电路为待测温度传感芯片提供正弦信号;所述LCD显示模块用于实现人机交互及测试参数的显示。本实用新型电路简单,能够实现对待测温度传感芯片在不同测试温度下的测试。
-
-
-
公开(公告)号:CN202435386U
公开(公告)日:2012-09-12
申请号:CN201220001490.3
申请日:2012-01-05
Applicant: 福州大学
IPC: H03M7/04
Abstract: 本实用新型涉及集成电路技术领域,特别是一种基于SET/MOS混合结构的8-3编码器,包括第一至八信号源以及第一、二、三四输入的SET/MOS混合电路;仅用了3个PMOS管,3个NMOS管和3个SET,HSPICE的仿真结果表明该编码器具有较低的功耗,整个电路的功耗仅为29.4nW,输入输出电压间具有较好的兼容性,输出电压具有较大的摆幅(0.67V)。与由CMOS器件设计的8-3编码器相比,电路功耗明显下降,管子数目大大减少,电路结构得到了进一步的简化,有利于降低电路功耗,节省芯片面积,提高电路的集成度,有望应用于将来的低功耗、高性能的超大规模集成电路中。
-
公开(公告)号:CN202435380U
公开(公告)日:2012-09-12
申请号:CN201220001444.3
申请日:2012-01-05
Applicant: 福州大学
IPC: H03K19/094
Abstract: 本实用新型涉及集成电路技术领域,特别是一种基于阈值逻辑的SET/MOS混合结构的加法器,其仅由2个阈值逻辑门和1个反相器构成,共消耗3个PMOS管,3个NMOS管和3个SET。输入输出电压间具有较好的兼容性,输出电压摆幅为0.67V,有利于驱动下一级的电路,能够与其它电路进行集成设计。整个电路的平均功耗仅为20nW。与传统的基于CMOS技术的加法器相比,电路功耗明显下降,管子数目得到了一定的减少,电路结构得到了进一步的简化。该加法器能够作为一个基本的算术单元,在数字信号处理器,微处理器,微控制器以及存储器等系统中得到应用,有利于进一步降低电路功耗,节省芯片面积,提高电路的集成度。
-
公开(公告)号:CN201571065U
公开(公告)日:2010-09-01
申请号:CN200920181623.8
申请日:2009-12-04
Applicant: 福州大学
Abstract: 本实用新型涉及一种超宽带兼容性测试平台,包括被测无线设备,其特征在于:所述的被测无线设备与测试计算机连接;所述测试计算机与发射端和接收端的测试和控制接口模块连接;所述的发射端和接收端的测试和控制接口模块分别依次连接有超宽带无线模块、天线;所述的发射端和接收端的测试和控制接口模块分别与测试仪器连接;所述的发射端测试和控制接口模块还连接有外部数据源。本实用新型通过测试计算机对超宽带无线设备和其它无线设备进行设置控制,并实现双向兼容性测试;具有测试标准,操作方便,测试方案灵活多样的特点。
-
-
-
-
-
-
-
-
-