公开(公告)号：CN102843123B

公开(公告)日：2015-09-09

申请号：CN201210316814.7

申请日：2012-08-31

Applicant: 电子科技大学

Inventor： 乔明 ,  何逸涛 ,  周锌 ,  温恒娟 ,  向凡 ,  吴文杰 ,  张波

IPC: H03K19/003

Abstract: 一种高压驱动电路，包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路。本发明提出的高压驱动电路中高端输出级电路高压PMOS管为薄栅氧结构，而不再像传统高压驱动电路那样采用厚栅氧结构；电路只使用四个高压MOS管，相比传统高压驱动电路少使用了两个高压MOS管，大大节约了芯片面积；同时通过引入电流源，减小了高压端电源浮动对电平位移输出信号的影响，提高了电路的可靠性。

公开(公告)号：CN104752512A

公开(公告)日：2015-07-01

申请号：CN201510099115.5

申请日：2015-03-06

Applicant: 电子科技大学

Inventor： 乔明 ,  周锌 ,  李阳 ,  代刚 ,  陈钢 ,  张波

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L29/0607 ,  H01L29/7816

Abstract: 本发明提供了一种具有多电极结构的横向高压器件，属于半导体功率器件领域。包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质源区、第一型掺杂杂质阱区、第一型掺杂杂质漏区、介质层、多晶硅栅、源极金属和漏极金属；其特征在于，在所述第二型掺杂杂质阱区到第一型掺杂杂质阱区之间区域的上方的介质层中还设置有n个电极，n≥2，所述n个电极中任意两电极在横向方向上的投影之间有间隔，且每个电极偏置在不同的电位。本发明提供的横向高压器件可在提高器件耐压的同时降低器件的导通电阻，有效缓解了横向高压器件导通电阻与耐压之间的矛盾。

公开(公告)号：CN103022004B

公开(公告)日：2015-06-17

申请号：CN201210432010.3

申请日：2012-11-02

Applicant: 电子科技大学

Inventor： 乔明 ,  张昕 ,  许琬 ,  李燕妃 ,  周锌 ,  吴文杰 ,  张波

IPC: H01L23/528

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种高压集成电路的互连结构，属于半导体功率器件技术领域。本发明在具有横向高压功率器件的高压集成电路中，采用多条窄线宽的金属连线连接横向高压功率器件的漏极（或阳极）和高压电路，多条窄线宽的金属连线共同分担横向高压功率器件所承载的电流大小，各条窄线宽的金属连线之间具有相应的间距。本发明可以大大减小高压互连线场致电荷的产生，有效屏蔽互连线电位对器件表面电场的影响，增强了器件在具有高压互连线时的耐压，提高了器件的性能。本发明可用于具有单RESURF、双RESURF结构的LDMOS、LIGBT或3D RESURF LDMOS等功率器件的高压集成电路中。

公开(公告)号：CN103904121A

公开(公告)日：2014-07-02

申请号：CN201410126949.6

申请日：2014-03-31

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  王裕如 ,  叶珂 ,  周锌 ,  张波

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/66568

Abstract: 本发明涉及半导体功率器件技术领域，涉及一种横向高压器件及其制造方法。本发明的一种横向高压器件，其元胞结构包括第一导电类型半导体衬底、设置在第一导电类型半导体衬底上端面的第二导电类型半导体漂移区和分别设置在第二导电类型半导体漂移区上端面两端的源区和漏区，其特征在于，所述第二导电类型半导体漂移区由自下而上依次层叠设置的多个第二导电类型半导体子漂移区构成，每个第二导电类型半导体子漂移区中均设置有2个降场层。本发明的有益效果为，极大地降低了器件的导通电阻，缓解比导通电阻和耐压的矛盾关系。本发明尤其适用于横向高压器件。

公开(公告)号：CN103280457A

公开(公告)日：2013-09-04

申请号：CN201310177386.9

申请日：2013-05-14

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  周锌 ,  蔡林希 ,  许琬 ,  吴文杰 ,  张波

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 一种超低比导通电阻的横向高压功率器件及制造方法，属于功率半导体器件技术领域。通过光刻和离子注入工艺在第二导电类型半导体漂移区（2）表面形成的第二导电类型半导体重掺杂层（5），开态时为器件提供低阻表面导电通道，与降场层（3）下方的第二导电类型半导体漂移区（2）一起，为器件提供两个导电通道。由于采用离子注入增加了低阻表面导电通道，减小了器件表面的电阻率，极大地降低了器件的导通电阻。与常规具有降场层的高压器件相比，本发明提供的横向高压功率器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明可应用于消费电子、显示驱动等多种产品中。

公开(公告)号：CN102945839A

公开(公告)日：2013-02-27

申请号：CN201210519390.4

申请日：2012-12-06

Applicant: 电子科技大学

Inventor： 乔明 ,  张昕 ,  许琬 ,  李燕妃 ,  周锌 ,  吴文杰 ,  张波

IPC: H01L23/528 ,  H01L23/552

Abstract: 一种部分场板屏蔽的高压互连结构，属于半导体功率器件技术领域。本发明用于具有高压互连线的跑道型横向功率器件中，包括双层部分多晶屏蔽场板和高压互连线；所述双层部分多晶屏蔽场板仅存在于高压互连线跨过的器件表面层中，无高压互连线跨越的器件表面没有多晶屏蔽场板；所述双层部分多晶屏蔽场板由第一层场板和第二层场板构成，其中第二层场板位于第一层场板与高压互连线之间；两层场板在器件表面层中呈非连续分布状，且两层场板之间交错分布并相距适当的距离。本发明与具有高压互连的传统浮空场板结构相比，在不影响浮空场板对高压互连线效应的屏蔽作用，保证器件耐压的基础上，减小了器件尺寸，增加了器件的开态电流能力。

公开(公告)号：CN102790092A

公开(公告)日：2012-11-21

申请号：CN201210304099.5

申请日：2012-08-24

Applicant: 电子科技大学

Inventor： 乔明 ,  向凡 ,  温恒娟 ,  周锌 ,  何逸涛 ,  张波 ,  李肇基

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种横向高压DMOS器件，属于半导体功率器件技术领域。本发明通过提高第一导电类型半导体降场层3的浓度，减小第一导电类型半导体降场层3在器件宽度方向上的面积，在降场层3之间提供了额外的第二导电类型半导体电流通道16，增加了电流流动路径的面积，同时也提供了相对较短的导电路径，并且可以增加第二导电类型半导体漂移区16的浓度，极大地降低了器件导通电阻。与常规具有降场层的横向高压DMOS器件相比，本发明提供的横向高压DMOS器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明提供的高压半导体器件可应用于消费电子、显示驱动等多种产品中。其电流能力较现有双通道横向高压DMOS器件电流能力有17%的提高。

公开(公告)号：CN119008684A

公开(公告)日：2024-11-22

申请号：CN202411110804.7

申请日：2024-08-14

Applicant: 电子科技大学

Inventor： 周琦 ,  彭正源 ,  周锌 ,  高欢 ,  王钊 ,  张波

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/36 ,  H01L29/20 ,  H01L29/207

Abstract: 本发明公开了一种带有电场缓冲区的氮化镓电子器件，其结构包括：衬底、过渡层、缓冲层、沟道层、势垒层、p‑GaN层、钝化层、电场缓冲区、源极金属、漏极金属、栅极金属；本发明通过在漏极下方引入N型掺杂的电场缓冲区，减缓了外界粒子、电荷等进入器件内部造成的漏极附近电场强度升高，有效地增加了器件的抗单粒子烧毁能力，同时也能缓解在其它应力条件下漏极附近电场强度升高，适用于电力电子系统特别是空间电力电子系统的应用场合。

公开(公告)号：CN115863390A

公开(公告)日：2023-03-28

申请号：CN202211640455.0

申请日：2022-12-20

Applicant: 电子科技大学

Inventor： 周锌 ,  吴中华 ,  王钊 ,  陈浪涛 ,  乔明 ,  张波

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种低辐射漏电高压LDMOS器件结构，该器件包括AB、AC两个不同截面结构。相比传统高压LDMOS器件结构，本发明在器件元胞区和非元胞区交界处的两侧，即AB和AC截面，在非元胞区域增加第一导电类型顶层结构，并与第二导电类型源区相切，从而切断了辐射漏电途径，避免了总剂量辐射引起的泄漏电流增大的问题，提高了器件抗总剂量辐射能力。

公开(公告)号：CN113161422B

公开(公告)日：2022-11-04

申请号：CN202110547131.1

申请日：2021-05-19

Applicant: 电子科技大学

Inventor： 周锌 ,  耿立明 ,  王钊 ,  方雪淋 ,  师锐鑫 ,  乔明 ,  张波

IPC: H01L29/78 ,  H01L23/552 ,  H01L29/10

Abstract: 本发明提供了一种低辐射漏电的高压LDMOS器件结构，该器件包括AB、AC和AD三个不同截面结构。相比传统高压LDMOS器件结构，本发明在AB截面和AD截面之间增加了一个AC截面结构。元胞区和非元胞区(场区)交界处往元胞区一侧，即AC截面，删去第二导电类型源区，第一导电类型体区向右延伸至与AD截面中的第二导电类型源区相切，从而切断了辐射漏电途径，避免了总剂量辐射引起的器件漏电现象，降低了器件的关态损耗，提高了器件抗总剂量辐射能力。