公开(公告)号：CN103107772B

公开(公告)日：2015-04-15

申请号：CN201210562727.X

申请日：2012-12-21

Applicant: 清华大学深圳研究生院

Inventor： 王自强 ,  宋奕霖 ,  姜珲 ,  张春 ,  麦宋平 ,  姜汉钧 ,  王志华

IPC: H03B5/04

Abstract: 一种压控振荡器，包括第一MOS管、第二MOS管、第三MOS管和第四MOS管，所述第一MOS管和所述第二MOS管的源极接电源，所述第三MOS管和所述第四MOS管的源极接地，所述第一MOS管的漏极通过第一LC谐振单元连接所述第三MOS管的漏极，所述第一MOS管的栅极连接所述第三MOS管的漏极，所述第三MOS管的栅极连接所述第二MOS管的漏极，所述第二MOS管的漏极通过第二LC谐振单元连接所述第四MOS管的漏极，所述第二MOS管的栅极连接所述第四MOS管的漏极，所述第四MOS管的栅极连接所述第一MOS管的漏极。该压控振荡器将LC谐振单元串联在电路中，具有较好的相位噪声性能。

公开(公告)号：CN104333524A

公开(公告)日：2015-02-04

申请号：CN201410641518.3

申请日：2014-11-13

Applicant: 清华大学

Inventor： 黄柯 ,  王自强 ,  郑旭强 ,  张春 ,  王志华

IPC: H04L25/03

CPC classification number: Y02D50/10

Abstract: 一种新型的高速串行接口发射机，包括合路器和电压模驱动器，同时还包括前馈均衡器和反馈均衡器，所述前馈均衡器集成于电压模驱动器中，输入端连接合路器输出的高速码流串行数据，并能对输出阻抗和均衡系数进行独立调节，所述反馈均衡器包括均连接在电压模驱动器输出端的低通滤波器和跨导级电路，其中所述低通滤波器对电压模驱动器输出的高速数据码流的低频成分进行提取，所述跨导级同时连接所述低通滤波器输出，其将所述低通滤波器的输出电压转化为电流，并将该电流与所述电压模驱动器的输出电流进行求和，本发明采用了前馈均衡与反馈均衡结合，使得趋肤效应衰减和介质损耗衰减分别通过反馈和前馈进行补偿，同时得到均衡，并大大减小了发射机的功耗。

公开(公告)号：CN102684684B

公开(公告)日：2015-01-21

申请号：CN201210130284.7

申请日：2012-04-27

Applicant: 清华大学深圳研究生院

Inventor： 黄柯 ,  王自强 ,  郑旭强 ,  李福乐 ,  马轩 ,  俞坤治 ,  张春 ,  王志华

IPC: H03L7/00

Abstract: 本发明公开了电路设计和数据传输技术领域中的一种多通道前向时钟高速串行接口的正交时钟产生电路。包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；延迟线电路用于产生等相位差的第一相时钟、第二相时钟、第三相时钟和第四相时钟；第一相位平均电路用于输入同相的第二相时钟和同相的第三相时钟，其输出时钟的相位为第二和第三相时钟的相位的均值；第二相位平均电路用于输入反相的第一相时钟和同相的第四相时钟，其输出时钟的相位为第一相时钟反相相位和第四相时钟的相位的均值；第一和第二缓冲器分别用于输入第一和第二相位平均电路的输出时钟，并经过满摆幅放大后输出。本发明提供的电路功耗低且占用面积小。

公开(公告)号：CN103023321B

公开(公告)日：2014-12-10

申请号：CN201210500397.1

申请日：2012-11-30

Applicant: 清华大学深圳研究生院

Inventor： 徐冠南 ,  贾晨 ,  王自强 ,  郑旭强 ,  张春 ,  姜汉钧 ,  陈虹 ,  王志华

IPC: H02M3/155

Abstract: 一种采用数字滑模变结构控制的Buck型开关电源转换器，包括：Buck型转换模块，具有控制端、电压Vout输出端和反馈电压Vfed输出端；及，数字滑模变结构控制器，其第一输入端REF接一参考电压，第二输入端FED、输出端OUT分别连接所述转换模块的反馈电压Vfed输出端和控制端。该控制器将所述参考电压和所述转换模块提供的反馈电压分别转换成参考时钟信号和反馈时钟信号,根据该两个电压信号、两个时钟信号分析测定所述转换模块的运行状态信号，进而采用数字滑模变结构控制方法来实现所述Buck转换模块输出电压的稳定。本Buck型开关电源监测管理能力强，转换效率高，具有负载瞬态响应迅速以及鲁棒性好的优点。

公开(公告)号：CN103491038A

公开(公告)日：2014-01-01

申请号：CN201310483312.8

申请日：2013-10-16

Applicant: 清华大学

Inventor： 袁帅 ,  王自强 ,  郑旭强 ,  乌力吉 ,  张春 ,  王志华

IPC: H04L25/03

Abstract: 一种用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器，包括四条结构相同的通路，每条通路均由1个采样保持模块、1个加法器以及2个锁存器组成，首先通过采样保持模块，利用1对相移为90度的1/4速率时钟信号对当前输入的高速串行数据进行采样，得到1/4速率的数据；而上一周期判决出1/4速率的数据通过2个级联的锁存器得到不同延迟的数据；组合4个通路的延迟数据可以在每个通路中实现4个抽头的反馈信号并反馈给前面的加法器；加法器将当前的1/4速率的数据和4个反馈信号求和，得到当前判决出的1/4速率的数据，进而实现判决反馈；本发明利用1/4速率时钟进行采样同时具有4个抽头的判决反馈均衡器，可同时满足低功耗和强均衡能力的要求。

公开(公告)号：CN103107786A

公开(公告)日：2013-05-15

申请号：CN201210569383.5

申请日：2012-12-25

Applicant: 清华大学深圳研究生院

Inventor： 姜珲 ,  王自强 ,  张春 ,  姜汉钧 ,  陈虹 ,  王志华

IPC: H03F3/45

Abstract: 本发明公开了一种预放大器通过控制幅度的失调校正方法，所述预放大器包括第一PMOS晶体管，第二PMOS晶体管，第三NMOS晶体管，第四NMOS晶体管和第五NMOS晶体管，通过对负载管第一PMOS晶体管MP1与第二PMOS晶体管MP2栅极上的控制信号的幅度进行调节控制，从而调节负载管的导通电阻，进而在电路中出现失调左右两侧支路的电流不等时，也能确保电源到左右两侧输出端节点处的压降相等，从而确保正向输出电压Voutp和反向输出电压Voutn相等，对失调进行校正。本发明的预放大器通过控制幅度的失调校正方法中，不需要在预放大器电路中增设可控电容或MOS管，因此不会对输入端电压造成负载效应。

公开(公告)号：CN103107773A

公开(公告)日：2013-05-15

申请号：CN201210562738.8

申请日：2012-12-21

Applicant: 清华大学深圳研究生院

Inventor： 王自强 ,  宋奕霖 ,  姜珲 ,  张春 ,  麦宋平 ,  姜汉钧 ,  王志华

IPC: H03B5/04

Abstract: 一种压控振荡器，包括电流源、第一电流镜MOS管、第二电流镜MOS管、第一MOS管、第二MOS管、第三MOS管、第四MOS管和LC谐振回路，所述第一MOS管和所述第二MOS管构成一个差分负阻电路，所述第三MOS管和所述第四MOS管构成另一个差分负阻电路，两个差分负阻电路和所述LC谐振回路并联，所述第一电流镜MOS管的源极通过第一电阻接电源，所述第二电流镜MOS管的源极通过第二电阻接电源，所述第三MOS管的源极通过第三电阻接地，所述第四MOS管的源极通过第四电阻接地。通过在主要提供1/f噪声的MOS管的源极串联电阻，降低了压控振荡器的低频相位噪声。

公开(公告)号：CN103023502A

公开(公告)日：2013-04-03

申请号：CN201210468665.6

申请日：2012-11-19

Applicant: 清华大学深圳研究生院

Inventor： 姜珲 ,  王自强 ,  张春 ,  麦宋平 ,  陈虹 ,  姜汉钧 ,  王志华

IPC: H03M1/12

Abstract: 本发明提出一种消除斩波纹波的方法及实现该方法的模数转换电路。该方法对一个斩波周期内的信号进行间隔为斩波周期一半时间的两次采样，并将两次采样值做积分、求和，从而保留了有用信号，消除了斩波残留的纹波信号。所述信号放大和模数转换电路包括斩波放大器和级联在其后的sigma-delta模数转换器。采用内嵌于sigma-delta模数转换器的开关结构，利用该模数转换器中第一级积分器的模拟加法功能对斩波放大器输出信号中的残余纹波进行一阶整形（电压求和），从而降低纹波幅度，削弱其对于模数转换器转换精度的影响。该电路不需要斩波放大器和模数转换器之间的模拟低通滤波器，节约了功耗、面积，简化了电路的设计。

公开(公告)号：CN102931982A

公开(公告)日：2013-02-13

申请号：CN201210478209.X

申请日：2012-11-22

Applicant: 清华大学深圳研究生院

Inventor： 胡世杰 ,  王自强 ,  黄柯 ,  郑旭强 ,  李福乐 ,  马轩 ,  俞坤治 ,  张春 ,  王志华

IPC: H03L7/085

Abstract: 本发明公开了电路设计和数据传输技术领域中的一种高速串行接口接收端的时钟数据恢复电路中的时钟相位判断电路，包括第一鉴相器、第二鉴相器、第三鉴相器、第四鉴相器、第一投票单元、第二投票单元和第三投票单元。本发明先将两路高速信号解复用（Demux）成四路相对低速的信号，输入时钟相位判断电路。然后时钟相位判断电路中的鉴相器分别对这四路信号处理，判断出相应的early/late信息。最后时钟相位判断电路中的投票单元将这四组early/late信息进行投票，得出综合的early/late信息。时钟相位判断电路输出early信号表示采样时钟需要前移，输出late信号表示采样时钟需要后移，输出hold信号表示采样时钟不变。本发明提供的时钟相位判断电路不但使时钟数据恢复环路的带宽减小了一半，并且使数字模块速度降低了一半，设计简单、功耗低且占用面积小。

公开(公告)号：CN102332872A

公开(公告)日：2012-01-25

申请号：CN201110197760.2

申请日：2011-07-14

Applicant: 清华大学

Inventor： 王自强 ,  周凯敏 ,  张春 ,  王志华

IPC: H03F1/42

Abstract: 本发明提供一种提高放大器带宽的电路和方法。该电路包括第一放大器和作为该第一放大器的负载的第一电容，还包括负电容产生电路，该负电容产生电路利用至少一个第二放大器和跨接在该至少一个第二放大器的输入端和输出端之间的第二电容根据米勒效应在该至少一个第二放大器输入端产生负电容，其中该至少一个第二放大器的输入端耦合到第一放大器的输出端。本发明能够在不改变放大器的前提下提高其带宽。和通过降低电阻RL提高放大器带宽的方法相比，在保持放大器增益不变的情况下，本发明电路功耗较低，电路实现更加灵活。