公开(公告)号：CN117725866A

公开(公告)日：2024-03-19

申请号：CN202410175555.3

申请日：2024-02-07

Applicant: 北京开源芯片研究院

Inventor： 管明星 ,  包云岗 ,  唐丹 ,  何伟

IPC: G06F30/33 ,  G06F30/337

Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域。该方法包括：将待测设计拆分为至少两个子模块；针对每个子模块进行建模，得到参考模型；所述参考模型包含所述待测设计中每个子模块对应的参考子模型；在每个时钟周期内对所述待测设计中的时序控制信号进行采样，并利用采样得到的时序控制信号对所述子模块和所述子模块对应的参考子模型进行时序对齐；对所述子模块的输出信息与所述参考子模型的输出信息进行比对，得到验证结果。本发明实施例对待测设计中的子模块与参考子模型进行了时序对齐，可以避免待测设计与参考模型的时序未对齐对验证完备性造成的负面影响。

公开(公告)号：CN117648226A

公开(公告)日：2024-03-05

申请号：CN202410124140.3

申请日：2024-01-29

Applicant: 北京开源芯片研究院

Inventor： 郑楚育 ,  何伟 ,  唐丹 ,  包云岗

IPC: G06F11/22

Abstract: 本申请提供了一种处理器缓存的工作机制的测试方法以及装置，涉及处理器技术领域，包括：首先获取预设应用程序对应的配置信息集合，其中，预设应用程序用于测试处理器缓存的工作机制，然后根据配置信息，生成与配置信息对应的访存请求，其中，访存请求用于访问与访存请求对应的存储空间，以及在存储空间读取或存储预设信息，再在预设的虚拟处理器缓存上执行访存请求，以模拟在处理器缓存上执行预设应用程序，从而获取处理器缓存的工作机制的测试结果，由于在此过程中根据配置信息生成访存请求，无需使用仿真器执行预设应用程序，减少了执行预设应用程序中与获取访存请求不相关的其他代码所花费的时间，解决了在先技术中每次测试的时间长的问题。

公开(公告)号：CN117076330B

公开(公告)日：2024-02-02

申请号：CN202311322884.8

申请日：2023-10-12

Applicant: 北京开源芯片研究院

Inventor： 林明锋 ,  张军明 ,  包云岗 ,  唐丹 ,  何伟

IPC: G06F11/36

Abstract: 本发明实施例提供一种访存验证方法、系统、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取待验证的访存模块的功能行为信息，功能行为信息用于描述访存模块运行所需的操作行为；基于功能行为信息构建测试程序，测试程序至少包括第一子程序；第一子程序用于生成访存指令，并设置指令发送顺序，指令发送顺序用于表征访存指令中的加载指令以及存储指令发送至访存模块的顺序；基于第一子程序对访存模块进行验证。通过构建包含第一子程序的测试程序，可以通过第一子程序生成访存指令以及设置指令发送顺序，可以根据指令发送顺序满足不同的访存验证需求，覆盖较多的测试

公开(公告)号：CN116909946B

公开(公告)日：2023-12-22

申请号：CN202311181085.3

申请日：2023-09-13

Applicant: 北京开源芯片研究院

Inventor： 马建露 ,  王华强 ,  王凯帆 ,  陈键 ,  唐丹 ,  包云岗

IPC: G06F12/0877

Abstract: 本发明实施例提供一种访存方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取待执行的段访问内存指令；将所述段访问内存指令拆分为N个合并访存操作；根据所述段访问内存指令的访存基地址将每个合并访存操作划分为至少一个向量访存操作，并确定每个向量访存操作的访存地址；一个向量访存操作用于访问一次内存；按照内存地址对齐的方式对所述访存地址对应的内存空间进行访存，得到目标数据；根据所述访存基地址的非对齐偏移和所述目标数据在目的寄存器中的数据回填地址，将所述目标数据加载至所述目的寄存器中。本发明实施例减少了段访问内存指令的访存次数，有利于降低访存延迟和功耗，提升了处理器性能。

公开(公告)号：CN117194130A

公开(公告)日：2023-12-08

申请号：CN202311459205.1

申请日：2023-11-03

Applicant: 北京开源芯片研究院

Inventor： 闫世显 ,  陈明宇 ,  赵阳洋 ,  卢天越 ,  吴双 ,  唐丹 ,  包云岗

IPC: G06F11/22 ,  G01R13/02 ,  G06F11/32

Abstract: 本申请提供了一种信号状态信息的展示方法、装置、电子设备及存储介质，涉及信号处理技术领域，包括：首先按照预设采集次数，对物理接口的引脚输出的输出信号中，每个预设相位对应的信号值进行采集，从而获得每个预设相位对应的多个信号值，然后获取每个预设相位对应的多个信号值中，与预设标准值相同的信号值的信号值数量，再将信号值数量作为输出信号的信号状态信息进行展示，由于信号值数量与输出信号的稳定性为正相关关系或负相关关系，工作人员可以根据信号值数量分析物理接口校准后的信号质量，且展示信号状态信息无需使用高频示波器，降低了成本，解决了在先技术中成本增加的问题。

公开(公告)号：CN117076330A

公开(公告)日：2023-11-17

申请号：CN202311322884.8

申请日：2023-10-12

Applicant: 北京开源芯片研究院

Inventor： 林明锋 ,  张军明 ,  包云岗 ,  唐丹 ,  何伟

IPC: G06F11/36

Abstract: 本发明实施例提供一种访存验证方法、系统、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取待验证的访存模块的功能行为信息，功能行为信息用于描述访存模块运行所需的操作行为；基于功能行为信息构建测试程序，测试程序至少包括第一子程序；第一子程序用于生成访存指令，并设置指令发送顺序，指令发送顺序用于表征访存指令中的加载指令以及存储指令发送至访存模块的顺序；基于第一子程序对访存模块进行验证。通过构建包含第一子程序的测试程序，可以通过第一子程序生成访存指令以及设置指令发送顺序，可以根据指令发送顺序满足不同的访存验证需求，覆盖较多的测试点，增加了访存验证的覆盖率，提高验证效果。

公开(公告)号：CN116663463B

公开(公告)日：2023-11-10

申请号：CN202310934163.6

申请日：2023-07-27

Applicant: 北京开源芯片研究院

Inventor： 石侃 ,  翁伟杰 ,  张子卿 ,  蔡礼嘉 ,  包云岗

IPC: G06F30/331 ,  G06F30/3312 ,  G06F30/3323 ,  G06F30/327

Abstract: 本发明实施例提供一种电路验证方法、装置、电子设备及可读存储介质，该方法包括：获取设计文件，所述设计文件包括被测设计和断言语句；所述断言语句用于验证所述被测设计是否满足测试条件；将所述断言语句转化为断言电路，所述断言电路为寄存器转换级电路；基于所述被测设计和所述断言电路，生成目标网表；根据所述目标网表将所述被测设计和所述断言电路配置到集成电路芯片中；运行所述集成电路芯片，并监测所述被测设计的断言结果；在所述被测设计的断言覆盖率满足预设条件的情况下，确定所述被测设计通过验证。本发明实施例可以利用断言电路来揭示被测设计内部状态和潜在问题，解决了FPGA仿真缺乏设计细节的低级可见性的问题。

公开(公告)号：CN116610599B

公开(公告)日：2023-11-10

申请号：CN202310892389.4

申请日：2023-07-19

Applicant: 北京开源芯片研究院

Inventor： 张传奇 ,  唐丹 ,  包云岗

IPC: G06F12/0893 ,  G06F12/0871

Abstract: 本申请提供了一种处理器缓存的优化方法、装置、电子设备及可读存储介质，包括：对处理器缓存的缓存组，设置第一分配标记和第二分配标记；确定每个缓存组的差集；在试运行应用程序的过程中，记录每个差集中存储块的使用情况；根据使用情况及预设的判定阈值，将第一分配标记或第二分配标记设置为缓存组的目标分配标记，其中，第一分配标记表征初始分配的第一存储块的位置；第二分配标记表征初始分配的第二存储块的位置；差集为第一存储块的集合和第二存储块的集合的差集，以实现为应用程序分配处理器缓存的缓存空间，且无需人工设置，解决了在先技术中所有缓存组只使用单一存储标记而导致缓存空间的利用效率低下的问题。

公开(公告)号：CN116501450B

公开(公告)日：2023-10-17

申请号：CN202310745893.1

申请日：2023-06-25

Applicant: 中国科学院计算技术研究所 ,  北京开源芯片研究院

Inventor： 余子濠 ,  唐丹 ,  包云岗

IPC: G06F9/455

Abstract: 本发明实施例提供一种翻译控制方法、二进制翻译方法、指令执行方法及装置，涉及计算机技术领域。其中的翻译控制方法包括：对总线上传输的数据进行实时监测；在监测到宿主机发送的取指请求的情况下，记录所述取指请求对应的取指目标地址；在监测到所述取指请求对应的取指结果，且所述取指结果需要进行翻译的情况下，向二进制翻译器发送第一指示；所述第一指示用于指示所述取指目标地址对应的基本块需要进行二进制翻译；从所述取指目标地址处重新取指，得到翻译后的目标指令；将所述目标指令发送至所述宿主机。本发明实施例可以提升宿主机的指令执行效率，提升二进制翻译性能。

公开(公告)号：CN116610599A

公开(公告)日：2023-08-18

申请号：CN202310892389.4

申请日：2023-07-19

Applicant: 北京开源芯片研究院

Inventor： 张传奇 ,  唐丹 ,  包云岗

IPC: G06F12/0893 ,  G06F12/0871

Abstract: 本申请提供了一种处理器缓存的优化方法、装置、电子设备及可读存储介质，包括：对处理器缓存的缓存组，设置第一分配标记和第二分配标记；确定每个缓存组的差集；在试运行应用程序的过程中，记录每个差集中存储块的使用情况；根据使用情况及预设的判定阈值，将第一分配标记或第二分配标记设置为缓存组的目标分配标记，其中，第一分配标记表征初始分配的第一存储块的位置；第二分配标记表征初始分配的第二存储块的位置；差集为第一存储块的集合和第二存储块的集合的差集，以实现为应用程序分配处理器缓存的缓存空间，且无需人工设置，解决了在先技术中所有缓存组只使用单一存储标记而导致缓存空间的利用效率低下的问题。