-
公开(公告)号：CN116501450B
公开(公告)日：2023-10-17
申请号：CN202310745893.1
申请日：2023-06-25
Applicant: 中国科学院计算技术研究所 , 北京开源芯片研究院
IPC: G06F9/455
Abstract: 本发明实施例提供一种翻译控制方法、二进制翻译方法、指令执行方法及装置，涉及计算机技术领域。其中的翻译控制方法包括：对总线上传输的数据进行实时监测；在监测到宿主机发送的取指请求的情况下，记录所述取指请求对应的取指目标地址；在监测到所述取指请求对应的取指结果，且所述取指结果需要进行翻译的情况下，向二进制翻译器发送第一指示；所述第一指示用于指示所述取指目标地址对应的基本块需要进行二进制翻译；从所述取指目标地址处重新取指，得到翻译后的目标指令；将所述目标指令发送至所述宿主机。本发明实施例可以提升宿主机的指令执行效率，提升二进制翻译性能。
-
公开(公告)号：CN116501451B
公开(公告)日：2023-10-17
申请号：CN202310746422.2
申请日：2023-06-25
Applicant: 中国科学院计算技术研究所 , 北京开源芯片研究院
IPC: G06F9/455
Abstract: 本发明实施例提供一种二进制翻译方法、翻译控制方法、指令执行方法及装置，涉及计算机技术领域，其中的二进制翻译方法包括：在待处理的基本块满足第一条件的情况下，根据浮点栈指针的当前值对所述基本块进行二进制翻译处理；其中，所述第一条件包括以下至少一项：所述基本块的第一客户地址与各个翻译块对应的第二客户地址均不相同；所述浮点栈指针的当前值与所述基本块的翻译块对应的浮点栈指针的值不相同。本发明实施例降低了浮点指令的二进制翻译过程中生成的宿主指令的数量，简化了宿主代码，避免了因生成额外的宿主指令来维护浮点栈指针造成的翻译质量的下降，有利于提升二进制翻译性能。
-
公开(公告)号：CN119883283A
公开(公告)日：2025-04-25
申请号：CN202510350614.0
申请日：2025-03-24
Applicant: 北京开源芯片研究院
IPC: G06F8/41 , G06F11/3668
Abstract: 本发明实施例提供一种代码生成方法、装置、设备及可读存储介质，基于待验证代码对应的目标语法树，确定待验证代码中的待验证模块对应的目标模块节点；在目标模块节点中插入目标延迟队列对应的延迟队列节点，并对目标语法树中与指定信号组相关的节点进行修改；目标延迟队列用于对指定信号组进行随机延迟输出；将修改后的目标语法树转换为包含目标延迟队列的目标代码；目标代码用于进行对待验证模块的接口时序功能验证。通过语法树插桩的方式，便于对待验证模块进行错误注入，降低了错误注入的复杂度以及对验证人员专业技能的要求门槛。同时，无需验证人员逐个编写不同传输延迟对应的测试用例的测试，节省了验证时间，一定程度上提高了验证效率。
-
公开(公告)号：CN119883215A
公开(公告)日：2025-04-25
申请号：CN202510352862.9
申请日：2025-03-24
Applicant: 北京开源芯片研究院
IPC: G06F8/20 , G06F8/30 , G06F11/3668
Abstract: 本发明实施例提供一种程序控制方法、装置、电子设备及存储介质，该方法应用于控制系统，控制系统包括控制端和程序调度器，该方法包括：控制端读取待测设计的时钟信号，在时钟信号到达一个时钟周期边沿的情况下，暂停待测设计的运行，并向程序调度器发送控制信号；程序调度器在接收到控制端发送的控制信号的情况下，按照测试程序中各个子程序的执行顺序依次调度子程序；在测试程序中各个子程序均运行至预设位置的情况下，向控制端发送唤醒信号；控制端在接收到唤醒信号的情况下，驱动待测设计继续运行至下一个时钟周期边沿。在本发明实施例中，可以通过软件编程语言控制硬件时钟以及完成并行操作，提高了程序控制效率。
-
公开(公告)号：CN119863485A
公开(公告)日：2025-04-22
申请号：CN202510350623.X
申请日：2025-03-24
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种代码识别方法、装置、设备及可读存储介质，涉及计算机技术领域，方法包括：获取包括待识别代码的图像，并对图像进行连通区域分析，得到第一前景区域；第一前景区域包括待识别代码所处的连通区域；获取图像中像素点的色调，并根据色调划分图像，得到第二前景区域；第二前景区域包括待识别代码的像素点构成的区域；融合第一前景区域和第二前景区域，得到融合前景区域，并基于融合前景区域分割图像，得到至少一个子图像；将至少一个子图像输入预先训练完成的代码识别模型，得到图像中的待识别代码。本申请的代码方法，能够快速准确的从图像中提取出待识别代码。
-
Patent Agency Ranking
公开(公告)号：CN119862825A
公开(公告)日：2025-04-22
申请号：CN202510350514.8
申请日：2025-03-24
Applicant: 北京开源芯片研究院
IPC: G06F30/33 , G06F30/337
Abstract: 本申请提供了一种电路设计文件中事务的传输方法、装置、电子设备及可读存储介质，包括：获取验证平台中由汇编语言构建的第一事务，并分析第一事务得到对应的第一事务属性，基于第一事务属性，将第一事务转换为字节流，以及构建目标语言事务属性、接口文件，调用验证平台的事务级建模接口将字节流传输至目标平台，以及调用验证平台的通信接口将目标语言事务属性、接口文件传输至目标平台，根据接口文件和目标语言事务属性，通过目标平台将接收到的字节流解析为第二事务属性，并将第二事务属性导入事务模板，得到目标语言对应的第二事务，并进行展示，使用目标语言进行验证，可以降低语言学习难度，拓宽验证平台的适用场景。
-
公开(公告)号：CN119862152A
公开(公告)日：2025-04-22
申请号：CN202510350476.6
申请日：2025-03-24
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供了一种请求处理方法、装置、电子设备及可读存储介质。该方法包括：在当前程序执行过程中，获取各内存段在目标缓存中的访存命中次数。针对任一所述内存段，在所述内存段的访存命中次数不高于预设次数阈值的情况下，在预设的过滤记录表中将所述内存段的记录项更新为第一记录值；所述过滤记录表中包含多个记录项，一个记录项对应一个内存段。接收访存请求，并获取所述访存请求的访存地址在所述过滤记录表中对应的记录项，作为待过滤记录项。在所述待过滤记录项为所述第一记录值的情况下，将所述访存请求发送至所述目标缓存的下一级存储。优化缓存利用效率。
-
公开(公告)号：CN119397720B
公开(公告)日：2025-03-25
申请号：CN202411997243.7
申请日：2024-12-31
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供了一种片上网络的仿真方法、装置、电子设备及存储介质，涉及片上网络技术领域。方法包括：获取网络仿真结构参数、任务仿真分配参数和性能优化条件；获取片上网络的仿真任务；获取片上网络的仿真规模；基于可满足性模理论模型的求解器，得到仿真任务在所述仿真规模下，满足网络仿真结构参数、任务仿真分配参数和性能优化条件的情况下对应的最优的节点物理拓扑仿真结果。一方面，可以降低片上网络的设计难度；另一方面，通过该可满足性模理论模型的求解器得到的该最优的节点物理拓扑仿真结果具有较高的准确性，对片上网络的设计有较强的参照意义，利于提升片上网络的设计效率，并提升片上网络的设计准确性。
-
公开(公告)号：CN119597405A
公开(公告)日：2025-03-11
申请号：CN202411719791.3
申请日：2024-11-27
Applicant: 北京开源芯片研究院
IPC: G06F9/455
Abstract: 本申请实施例公开了一种虚拟机的中断信号的响应方法、装置、终端及存储介质。所述方法包括：响应于虚拟机的外部设备的目标触发操作，从预先配置的中断信息集合中获取与目标触发操作匹配的目标中断信息，并确定处理所述目标触发操作的目标虚拟处理器；通过与目标虚拟处理器相匹配的目标消息中断控制器，按照目标中断信息，向目标虚拟处理器投送目标中断信号；目标中断信号具有对应的第一物理地址。按照预先配置的地址映射，确定与第一物理地址匹配的第二物理地址，并通过物理处理器基于第二物理地址执行目标中断信号，完成目标触发操作的中断响应。通过本申请实施例，避免频繁发生虚拟机监控器的陷入操作，降低系统开销，提升虚拟机的运行效率。
-
公开(公告)号：CN118395917B
公开(公告)日：2025-03-11
申请号：CN202410536222.9
申请日：2024-04-29
Applicant: 北京开源芯片研究院
IPC: G06F30/331 , G06F30/398 , G06F115/10
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，该方法包括：获取待测设计对应的数据传输参数、基准测试程序和参考模型；将待测设计烧录到可编程逻辑芯片的可编程逻辑区域，并将参考模型加载到可编程逻辑芯片的处理系统中；将基准测试程序中的各条指令按照所述数据传输参数和预置的通信控制指令对应的编码格式，重新进行编码，得到目标测试程序；控制所述待测设计和所述参考模型分别执行所述目标测试程序；获取所述待测设计的第一执行结果和所述参考模型的第二执行结果；在所述第一执行结果和所述第二执行结果不匹配的情况下，确定所述待测设计运行出错。本发明实施例简化了待测设计的验证过程，提升了验证效率。
-
-
-
-
-
-
-
-
-
Search Results
288
records
(took 0.048 seconds)
