-
公开(公告)号：CN109583240A
公开(公告)日：2019-04-05
申请号：CN201811234951.X
申请日：2018-10-23
Applicant: 中国科学院计算技术研究所
IPC: G06F21/76
Abstract: 本发明涉及一种集成电路测试方法和系统，包括：获取设计电路，并根据该设计电路具有的路径，生成调用该路径的多条测试向量，将该测试向量输入至该设计电路，得到该设计电路在预设条件下电路运行的第一错误率；根据该设计电路，得到待测芯片，将该测试向量输入至该待测芯片，得到该测试向量在该预设条件下电路运行的第二错误率；判断该第二错误率是否大于该第一错误率一定阈值，若是，则判定该待测芯片存在硬件木马电路，否则认为该待测芯片为合格芯片。
-
公开(公告)号：CN102435931B
公开(公告)日：2013-11-20
申请号：CN201110341368.0
申请日：2011-11-02
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明提供一种基于测量漏电变化的在线电路老化预测方法，包括：步骤一、在电路处于空闲时，向关键通路上的关键门施加多个测量向量，得到对应于所有测量向量的所有关键门漏电变化的线性方程；步骤二、联立对应于所有测量向量的所有关键门漏电变化的线性方程，以形成关键门的漏电变化线性方程组；步骤三、求解关键门漏电变化线性方程组，得到所有关键门漏电变化量，一条关键通路的漏电变化量是这条通路上所有关键门的漏电变化量之和；和步骤四、根据关键通路的漏电变化量和时延变化量之间的相关性来预测关键通路由于NBTI效应导致的老化。通过测量漏电变化来预测电路由于NBTI效应导致的老化，避免电路执行功能操作时产生的实时噪声对测量精度的影响。
-
公开(公告)号：CN101335606B
公开(公告)日：2012-07-11
申请号：CN200810117249.5
申请日：2008-07-25
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种高可靠片上网络路由器系统及其设计方法。高可靠片上网络路由器系统的设计方法，包括步骤：设计基于虫洞路由交换方式和轮换路由选择方式的路由器软核；对指定宽度的数据设计相应的SCAC编码电路和SCAC译码电路、SCAC纠错电路，并将所述SCAC纠错电路加入所述路由器，将所述SCAC编码电路和SCAC译码电路与所述路由器连接，形成路由器系统的框架；对所述路由器系统的框架设计SCAC-TMR容错方案，实现高可靠片上网络路由器系统；验证所述高可靠片上网络路由器系统的功能，并评估其性能。本发明能够减少片上网络的面积和功耗开销，确保片上网络可靠地传输数据，避免导致较大时延的信号跳变出现在通道上，更加适用于未来的容错多核处理器设计。
-
公开(公告)号：CN101226567A
公开(公告)日：2008-07-23
申请号：CN200810057534.2
申请日：2008-02-02
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明公开了一种可靠片上总线的设计方法和系统及其工作方法。一种可靠片上总线的设计方法，是利用群码的校验矩阵从串扰避免编码码字集合中选择具备纠错能力的子集合，构成具备纠错能力的串扰避免编码码字集合，应用于片上总线的电路设计，其包括下列步骤：根据串扰避免编码的规则生成码字集合；根据要求，推导群码的校验矩阵的属性；对满足属性的所有校验矩阵进行优化，获得最佳校验矩阵，以产生具备纠错能力的串扰避免编码码字集合。其能够在不引入二次串扰的前提下，以较小的布线开销和功耗开销，保证总线避免串扰时延的影响，并且可以纠正总线上由于噪声导致的信号翻转。
-
公开(公告)号：CN1972242A
公开(公告)日：2007-05-30
申请号：CN200510124024.9
申请日：2005-11-23
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 本发明公开了一种用于网络处理器的差额权重排队调度方法，包括：根据各个队列的首帧长度、每个队列的传输带宽比以及上次调度的结果，计算等待调度的各个队列的优先级；根据优先级，从候选队列中选择调度对象；发送调度结果，并将发送帧从队列中删除，然后重复上述操作进行下一次调度。本发明还公开了一种差额权重排队调度装置，包括：优先级缓冲寄存器、队列发送控制装置、优先级计算装置、队列选择仲裁装置。本发明的优点在于：具有较好的公平性；可抑制网络的突发传输现象的发生；具有较低的工作复杂度。
-
Patent Agency Ranking
公开(公告)号：CN1280887C
公开(公告)日：2006-10-18
申请号：CN200410034865.6
申请日：2004-04-16
Applicant: 中国科学院计算技术研究所
IPC: H01L21/70 , H01L21/66 , H01L21/768 , H01L21/02
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种线间串扰减速效应的时延测试生成方法，包括线间串扰源的收集，故障的选择和故障集的精简，以及对精简后的故障集进行时延测试生成和测试集的精简。对线间串扰减速效应所引起的性能方面的下降需要进行有针对的时延测试。步骤如下：步骤1：获取电路时延分配和临界通路；步骤2：跳变信号预处理；步骤3：临界通路的串扰源收集和故障集精简；步骤4：增强子通路敏化的时延测试生成和测试集精简。
-
公开(公告)号：CN1595910A
公开(公告)日：2005-03-16
申请号：CN200410050004.7
申请日：2004-06-25
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 本发明涉及数据通信技术领域。特别是一种用于网络处理器的数据包接收接口部件及其存储管理方法。部件包括：数据接收缓冲装置；指针存储区管理装置；DRAM(动态随机存取存储器)存储控制器；SRAM(静态随机存取存储器)存储控制器；队列管理装置；数据存储区。方法包括：使用队列表、数据包指针和存储块指针对数据存储区进行有效的组织管理；利用存储块指针和存储块位置对齐节省存储空间并提高操作效率；使用SRAM和DRAM分别存储数据包头和净荷数据来提高处理数据传输速度。本发明还通过对DRAM存储控制器进行改进，进一步提高了数据的存取速度，有助于高速网络处理器克服其存储瓶颈，实现高速数据传输和处理。
-
公开(公告)号：CN1361428A
公开(公告)日：2002-07-31
申请号：CN00136116.3
申请日：2000-12-25
Applicant: 中国科学院计算技术研究所
Inventor： 李华伟
IPC: G01R31/3181
Abstract: 一种新的可变双观测点的时延测试方法,建立了可变双观测点的时延测试模型。被测电路的完全时延测试集是由通路集的一个最大线性无关组中每条通路的波形敏化测试图形构成的。对每一个测试,按照可变双观测点的时延测试模型工作的测试仪需要在电路的原始输出采样两次以确定被测通路的传输延时是否在预期的正常范围内,采样的时间对不同的测试是可变的。用该方法实现一种精确测量的时延测试自动生成系统。
-
公开(公告)号：CN117807935A
公开(公告)日：2024-04-02
申请号：CN202311808014.1
申请日：2023-12-26
Applicant: 中国科学院计算技术研究所
IPC: G06F30/337 , G06F111/06
Abstract: 本发明提出一种基于芯粒的芯片设计自动分解方法和系统，包括根据芯片的设计描述图，对设计描述图中块类型进行划分，得到初始的分解方案作为当前划分方案；对该当前划分方案中分组进行调整；遍历被调整分组的候选芯粒集合的笛卡尔积，选择使该芯片目标函数最小的芯粒划分方案作为扰动方案；根据扰动前后的目标函数，进行基于模拟退火的芯片设计分解，得到最优芯粒设计。本发明自动地根据性能、成本等模型，自动地去找最好的芯粒方案。
-
公开(公告)号：CN112115009A
公开(公告)日：2020-12-22
申请号：CN202010809877.0
申请日：2020-08-13
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种用于神经网络处理器的故障检测方法，所述检测方法包括:S1、根据待检测处理器的应用场景，获取该场景中对故障敏感的测试样本组成的测试集；S2、将所述测试集输入待检测处理器中进行神经网络推理；S3、计算待检测处理器对测试集进行神经网络推断后的分类置信度与无故障神经网络处理器对测试集进行神经网络推断后的分类置信度的置信度偏差，根据所述置信度偏差判断待检测处理器是否发生故障。其中，置信度偏差大于预设的偏差阈值的待检测处理器被判定为发生了故障。基于本发明，深度学习处理器只需要完成神经网络推断计算就可以高效地检测故障的发生，显著降低了故障检测的开销，提高了检测精度。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.041 seconds)
