公开(公告)号：CN109583240B

公开(公告)日：2021-06-08

申请号：CN201811234951.X

申请日：2018-10-23

Applicant: 中国科学院计算技术研究所

Inventor： 杨一培 ,  叶靖 ,  李晓维 ,  李华伟 ,  胡瑜 ,  钟明琛 ,  王莉菲

IPC: G06F21/76

Abstract: 本发明涉及一种集成电路测试方法和系统，包括：获取设计电路，并根据该设计电路具有的路径，生成调用该路径的多条测试向量，将该测试向量输入至该设计电路，得到该设计电路在预设条件下电路运行的第一错误率；根据该设计电路，得到待测芯片，将该测试向量输入至该待测芯片，得到该测试向量在该预设条件下电路运行的第二错误率；判断该第二错误率是否大于该第一错误率一定阈值，若是，则判定该待测芯片存在硬件木马电路，否则认为该待测芯片为合格芯片。

公开(公告)号：CN109583240A

公开(公告)日：2019-04-05

申请号：CN201811234951.X

申请日：2018-10-23

Applicant: 中国科学院计算技术研究所

Inventor： 杨一培 ,  叶靖 ,  李晓维 ,  李华伟 ,  胡瑜 ,  钟明琛 ,  王莉菲

IPC: G06F21/76

Abstract: 本发明涉及一种集成电路测试方法和系统，包括：获取设计电路，并根据该设计电路具有的路径，生成调用该路径的多条测试向量，将该测试向量输入至该设计电路，得到该设计电路在预设条件下电路运行的第一错误率；根据该设计电路，得到待测芯片，将该测试向量输入至该待测芯片，得到该测试向量在该预设条件下电路运行的第二错误率；判断该第二错误率是否大于该第一错误率一定阈值，若是，则判定该待测芯片存在硬件木马电路，否则认为该待测芯片为合格芯片。