-
公开(公告)号：CN100440854C
公开(公告)日：2008-12-03
申请号：CN200410050004.7
申请日：2004-06-25
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 本发明涉及数据通信技术领域。特别是一种用于网络处理器的数据包接收接口部件及其存储管理方法。部件包括：数据接收缓冲装置；指针存储区管理装置；动态随机存取存储器DRAM存储控制器；静态随机存取存储器SRAM存储控制器；队列管理装置；数据存储区。方法包括：使用队列表、数据包指针和存储块指针对数据存储区进行有效的组织管理；利用存储块指针和存储块位置对齐节省存储空间并提高操作效率；使用SRAM和DRAM分别存储数据包头和净荷数据来提高处理数据传输速度。本发明还通过对DRAM存储控制器进行改进，进一步提高了数据的存取速度，有助于高速网络处理器克服其存储瓶颈，实现高速数据传输和处理。
-
公开(公告)号：CN1595351A
公开(公告)日：2005-03-16
申请号：CN200410050005.1
申请日：2004-06-25
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明涉及微电子技术领域，特别是一种基于MIPS指令集的处理器的多线程方法和装置。装置包括：微码程序存储器接口，内部寄存器信息表，外部存储器信息表，线程使能编号信息表，处理器程序存储器接口，微码分析电路，微码修改电路。包括步骤：处理器内部通用寄存器的分配和使用；处理器的外部存储器的分配；微码预处理单元保存信息；微码在使用通用寄存器或者外部存储器时的条件；微码预处理单元的处理微码步骤；利用微码分析电路和微码修改电路根据微码的特点分析和处理微码。本发明可用于基于MIPS指令集的处理单元IP核的性能改进，也可应用于基于MIPS指令集的处理器的性能改进，特别是用于网络处理器包处理微引擎的改进设计中。
-
公开(公告)号：CN1595910A
公开(公告)日：2005-03-16
申请号：CN200410050004.7
申请日：2004-06-25
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 本发明涉及数据通信技术领域。特别是一种用于网络处理器的数据包接收接口部件及其存储管理方法。部件包括：数据接收缓冲装置；指针存储区管理装置；DRAM(动态随机存取存储器)存储控制器；SRAM(静态随机存取存储器)存储控制器；队列管理装置；数据存储区。方法包括：使用队列表、数据包指针和存储块指针对数据存储区进行有效的组织管理；利用存储块指针和存储块位置对齐节省存储空间并提高操作效率；使用SRAM和DRAM分别存储数据包头和净荷数据来提高处理数据传输速度。本发明还通过对DRAM存储控制器进行改进，进一步提高了数据的存取速度，有助于高速网络处理器克服其存储瓶颈，实现高速数据传输和处理。
-
公开(公告)号：CN1278227C
公开(公告)日：2006-10-04
申请号：CN200410050005.1
申请日：2004-06-25
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明涉及微电子技术领域，特别是一种基于MIPS指令集的处理器的多线程方法和装置。装置包括：微码程序存储器接口，内部寄存器信息表，外部存储器信息表，线程使能编号信息表，处理器程序存储器接口，微码分析电路，微码修改电路。包括步骤：处理器内部通用寄存器的分配和使用；处理器的外部存储器的分配；微码预处理单元保存信息；微码在使用通用寄存器或者外部存储器时的条件；微码预处理单元的处理微码步骤；利用微码分析电路和微码修改电路根据微码的特点分析和处理微码。本发明可用于基于MIPS指令集的处理单元IP核的性能改进，也可应用于基于MIPS指令集的处理器的性能改进，特别是用于网络处理器包处理微引擎的改进设计中。
-
-
-
Search Results
4
records
(took 0.037 seconds)
