-
公开(公告)号:CN109087930A
公开(公告)日:2018-12-25
申请号:CN201810600478.6
申请日:2018-06-12
Applicant: 三星电子株式会社
IPC: H01L27/22 , H01L27/24 , H01L27/11582 , G11C7/18
Abstract: 本发明提供一种半导体器件。半导体器件包括第一存储器区段以及第二存储器区段。第一存储器区段设置在衬底上。第二存储器区段垂直堆叠在第一存储器区段上。第一存储器区段设置在衬底与第二存储器区段之间。第一存储器区段包括闪存单元结构,且第二存储器区段包括可变电阻存储单元结构。闪存单元结构包括:至少一个单元串,包括串联连接到彼此的多个第一存储单元;以及位线,位于衬底上且连接到至少一个单元串。位线在垂直方向上夹置在至少一个单元串与第二存储器区段之间且连接到第二存储器区段。
-
公开(公告)号:CN109003977A
公开(公告)日:2018-12-14
申请号:CN201810466873.X
申请日:2018-05-16
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/24
CPC classification number: H01L27/228 , G11C5/025 , G11C11/1659 , H01L27/224 , H01L27/2436 , H01L27/2463 , H01L28/20 , H01L43/08
Abstract: 集成电路器件可包括:衬底,包括闪速存储器区及可变电阻存储器区;闪速存储器单元晶体管,包括与所述衬底的闪速存储器区交叠的单元栅极电极;可变电阻元件,与所述衬底的可变电阻存储器区交叠;以及选择晶体管,包括设置在所述衬底的可变电阻存储器区中的选择源极/漏极区。所述选择源极/漏极区可电连接到所述可变电阻元件。所述衬底可包括面对所述单元栅极电极及所述可变电阻元件的上表面,且所述衬底的上表面可从所述闪速存储器区连续地延伸到所述可变电阻存储器区。
-
公开(公告)号:CN108987566A
公开(公告)日:2018-12-11
申请号:CN201810557716.X
申请日:2018-06-01
Applicant: 三星电子株式会社
IPC: H01L45/00
CPC classification number: H01L27/228 , G11C11/161 , H01L43/02 , H01L43/08 , H01L43/12
Abstract: 一种半导体器件,包括:衬底,包括存储单元区域和逻辑区域;在存储单元区域上的可变电阻存储器件;在逻辑区域上的逻辑器件;第一水平位线,其在存储单元区域上在衬底的表面上在水平方向上延伸并电连接到可变电阻存储器件;第二水平位线,其在逻辑区域上在衬底的表面上在水平方向上延伸并电连接到逻辑器件;以及垂直位线,其电连接到第一水平位线和第二水平位线并垂直于衬底的表面延伸。
-
公开(公告)号:CN107104183A
公开(公告)日:2017-08-29
申请号:CN201710096969.7
申请日:2017-02-22
Applicant: 三星电子株式会社
IPC: H01L45/00
Abstract: 本公开提供一种存储器件。该存储器件包括:第一电极线层,包括在第一方向上在基板上延伸并彼此间隔开的多个第一电极线;第二电极线层,包括在第二方向上在第一电极线层上延伸并彼此间隔开的多个第二电极线,该第二方向不同于第一方向;以及存储单元层,包括位于多个第一电极线和多个第二电极线之间的多个交叉点处的多个第一存储单元,每个第一存储单元包括顺序地堆叠的选择器件层、中间电极和可变电阻层。可变电阻层的侧表面垂直于基板的顶表面或被倾斜以朝向可变电阻层的上部逐渐更宽。第一存储单元具有侧表面斜坡从而具有朝向其上部逐渐减小的宽度。
-
公开(公告)号:CN107093612A
公开(公告)日:2017-08-25
申请号:CN201710085743.7
申请日:2017-02-17
Applicant: 三星电子株式会社
CPC classification number: H01L45/1233 , H01L27/2427 , H01L27/2463 , H01L27/2481 , H01L45/06 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/149 , H01L45/1683 , H01L27/224 , H01L21/82 , H01L27/228
Abstract: 本发明提供了可变电阻存储器件及其制造方法。该可变电阻存储器件包括:在基板上沿第一方向设置的第一导电线,每条第一导电线在交叉第一方向的第二方向上延伸,并且第一方向和第二方向平行于基板的顶表面;在第一导电线上方沿第二方向设置的第二导电线,每条第二导电线在第一方向上延伸;在第一导电线和第二导电线之间的存储单元,所述存储单元处于在基本上垂直于基板的顶表面的第三方向上交叠第一和第二导电线的每个区域中,并且所述存储单元包括可变电阻图案;以及在第一导电线和第二导电线之间的绝缘层结构,所述绝缘层结构覆盖存储单元并包括在第三方向上既不交叠第一导电线也不交叠第二导电线的区域的至少一部分中的空气间隙。
-
公开(公告)号:CN107017275A
公开(公告)日:2017-08-04
申请号:CN201610900391.1
申请日:2016-10-14
Applicant: 三星电子株式会社
CPC classification number: H01L27/228 , H01L43/02 , H01L43/08
Abstract: 本公开提供了磁存储装置。一种磁存储装置包括:基板;在基板上的着陆焊盘;第一磁隧道结图案和第二磁隧道结图案,设置在基板上并且当从平面图观看时与着陆焊盘间隔开;以及互连结构,将第二磁隧道结图案的顶表面电连接到着陆焊盘。当从平面图观看时,着陆焊盘和第一磁隧道结图案之间的距离大于第一磁隧道结图案和第二磁隧道结图案之间的距离,并且着陆焊盘和第二磁隧道结图案之间的距离大于第一磁隧道结图案和第二磁隧道结图案之间的距离。
-
公开(公告)号:CN100479219C
公开(公告)日:2009-04-15
申请号:CN200510074362.6
申请日:2005-05-27
Applicant: 三星电子株式会社
Inventor: 宋胤宗 , 黄荣南 , 南相敦 , 赵性来 , 高宽协 , 李忠满 , 具奉珍 , 河龙湖 , 李秀渊 , 郑椙旭 , 李智惠 , 柳庚昶 , 李世昊 , 安洙珍 , 朴淳五 , 李将银
CPC classification number: H01L29/7843 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/1666
Abstract: 在一个实施例中,相变存储器件具有防止存储单元污染或氧化的氧化阻挡层及其制造方法。在一个实施例中,半导体存储器件包括覆盖在半导体衬底上的压模层。该压模层具有从其顶表面垂直扩展的突起部分。该器件进一步包括邻近突起部分的相变图案和电气连接至相变图案的下电极。
-
公开(公告)号:CN1702883A
公开(公告)日:2005-11-30
申请号:CN200510074362.6
申请日:2005-05-27
Applicant: 三星电子株式会社
Inventor: 宋胤宗 , 黄荣南 , 南相敦 , 赵性来 , 高宽协 , 李忠满 , 具奉珍 , 河龙湖 , 李秀渊 , 郑椙旭 , 李智惠 , 柳庚昶 , 李世昊 , 安洙珍 , 朴淳五 , 李将银
CPC classification number: H01L29/7843 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/1666
Abstract: 在一个实施例中,相变存储器件具有防止存储单元污染或氧化的氧化阻挡层及其制造方法。在一个实施例中,半导体存储器件包括覆盖在半导体衬底上的压模层。该压模层具有从其顶表面垂直扩展的突起部分。该器件进一步包括邻近突起部分的相变图案和电气连接至相变图案的下电极。
-
公开(公告)号:CN1241020A
公开(公告)日:2000-01-12
申请号:CN99109412.3
申请日:1999-06-29
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/8242
CPC classification number: H01L29/6659 , H01L21/26506 , H01L21/823807 , H01L21/823892 , H01L29/0847 , H01L29/1079 , H01L29/7833
Abstract: 向半导体衬底中注入第一导电杂质离子,由此形成阱区,其上再形成栅极。向栅极两侧的阱区中注入第一非导电杂质,以便控制其中的衬底缺陷,从而形成具有第一深度的第一沉淀区。向栅极两侧的阱区中注入第二非导电杂质离子,从而形成具有比第一深度相对浅的第二深度的源/漏区。向源/漏区中注入第二非导电杂质,以便控制其中的衬底缺陷,从而形成第二沉淀区。这种衬底缺陷如位错、扩展缺陷和堆垛层错同P-N结区隔离开,由此形成稳定P-N结。
-
-
-
-
-
-
-
-