-
公开(公告)号：CN114203541A
公开(公告)日：2022-03-18
申请号：CN202111420791.X
申请日：2021-11-26
IPC: H01L21/285
Abstract: 本发明公开了一种将金属电极转移至二维材料上的方法，其包括：获取待转移结构，所述待转移结构包括衬底、形成于衬底上的过渡层以及形成于过渡层上的金属电极图案；对所述过渡层进行湿法刻蚀，去除未被金属电极图案覆盖的所述过渡层；通过有机柔性材料将待转移结构中的金属电极图案从所述过渡层上整体粘起并贴合至目标结构中的二维材料上；去除所述有机柔性材料，完成金属电极与二维材料的范德华接触。通过引入过渡层并结合湿法刻蚀和干法转移，使得容易实现待转移图案的整体剥离，大大提高了制备的成功率，且通过范德华力结合金属电极和二维材料，能够大大提高两者的接触性能。
-
公开(公告)号：CN114186667A
公开(公告)日：2022-03-15
申请号：CN202111487036.3
申请日：2021-12-07
Abstract: 本发明公开了一种循环神经网络权重矩阵向忆阻阵列的映射方法，包括：获取目标循环神经网络隐藏层中的所有权重矩阵；将各权重矩阵按行排列成一个3行矩阵阵列，且矩阵阵列中的每一列元素矩阵位于同一门控单元；根据网络隐藏层的前向传播函数对矩阵阵列中的元素矩阵进行裁切，被裁切的元素矩阵不影响其他元素矩阵的反向传播，且被裁切的元素矩阵使网络中各门控单元系数能够得到运算结果；将裁切并训练后的矩阵阵列中各元素矩阵编码为忆阻阵列中对应器件的电导。本发明是在利用传统忆阻循环神经网络加速器进行矩阵向量乘法时，在保证网络结构不变的前提下，只向忆阻阵列映射一部分矩阵，可有效降低权重矩阵映射时对忆阻阵列面积的要求。
-
公开(公告)号：CN113745095A
公开(公告)日：2021-12-03
申请号：CN202111033900.2
申请日：2021-09-03
Applicant: 湖北三维半导体集成创新中心有限责任公司 , 湖北江城实验室
Abstract: 本发明提供一种键合表面的金属氧化物的清洁方法，通过在等离子体活化腔室中执行活化工艺的同时还执行了还原工艺，没有增加额外的等离子体反应腔室及工艺步骤，从而没有增加工艺所需设备及成本；等离子体活化腔室中激发氢气和氮气的混合气体成为等离子体，通过等离子体轰击还原所述氧化铜薄层以将所述氧化铜还原为铜，使得键合铜垫表面上的氧化铜薄层得以还原为铜薄层，从而避免了氧化铜薄层对混合键合后的电性连接影响，提高了产品的良率；通过将已初步活化键合界面的晶圆从等离子体活化腔室中取出时与空气中的水结合即可以完成含硅氧绝缘层表面的活化，从而使得含硅氧绝缘层在混合键合时更容易键合，增加了含硅氧绝缘层的键合强度。
-
公开(公告)号：CN113732525A
公开(公告)日：2021-12-03
申请号：CN202111033918.2
申请日：2021-09-03
Applicant: 湖北三维半导体集成创新中心有限责任公司 , 湖北江城实验室
Abstract: 本发明提供一种晶圆的切割方法，包括：提供一待切割晶圆，所述待切割晶圆具有相对设置的混合键合表面和背面，以及连接所述混合键合表面和背面的侧壁，待切割晶圆包括多个待混合键合芯片以及位于相邻待混合键合芯片之间的切割道；将待切割晶圆的混合键合表面朝向所述载盘设置，且混合键合表面的至少大部分与载盘之间未接触，并对背面执行贴膜工艺；从混合键合表面沿切割道对待切割晶圆执行激光开槽工艺，以在混合键合表面形成网格状的槽孔；在槽孔中执行激光隐形切割工艺，以得到单个的待混合键合芯片。本发明通过步骤S2，即非接触贴膜可有效规避临时键合工艺或背面贴膜工艺，降低成本同时避免了残胶的污染。
-
公开(公告)号：CN120028673A
公开(公告)日：2025-05-23
申请号：CN202510154164.8
申请日：2025-02-12
Applicant: 湖北江城实验室
Abstract: 本公开实施例提供一种封装结构的开封方法及开封装置；其中，封装结构包括芯片、以及覆盖所述芯片的塑封层；封装结构的开封方法包括：确定所述封装结构中的待开封区域；对位于所述待开封区域的塑封层进行减薄处理，形成第一凹槽；在所述第一凹槽中滴注刻蚀液，通过所述刻蚀液去除减薄后的所述塑封层，形成第二凹槽；对所述第二凹槽进行清洗，暴露出所述芯片的表面。
-
Patent Agency Ranking
公开(公告)号：CN119761127A
公开(公告)日：2025-04-04
申请号：CN202411891660.3
申请日：2024-12-20
Applicant: 湖北江城实验室
IPC: G06F30/23
Abstract: 本公开提供一种半导体结构的设计方法、设计设备及计算机可读存储介质，其中，半导体结构的设计方法包括：调整代表性体积元内的金属线的布线方式，以获取具有不同的金属线布线方式的多个代表性体积元；对多个代表性体积元建立多个第一有限元仿真模型，并分别获取多个第一有限元仿真模型的等效材料性能；分别基于多个第一有限元仿真模型的等效材料性能以及衬底的材料性能，对待设计的半导体结构建立多个第二有限元仿真模型，并模拟多个第二有限元仿真模型在热处理过程中以及经历热处理过程后的翘曲变形情况。
-
公开(公告)号：CN119252743B
公开(公告)日：2025-03-07
申请号：CN202411786762.9
申请日：2024-12-05
Applicant: 湖北江城实验室
IPC: H01L21/48 , H01L23/498
Abstract: 本公开实施例提供了一种半导体结构的制备方法及半导体结构，其中制备方法包括：提供衬底，在衬底的第一表面上依次形成掩埋式电源轨及器件结构。在衬底的第二表面上形成第一介质层，并至少对第一介质层执行刻蚀工艺以形成通孔结构和开口结构，开口结构位于通孔结构的周围，通孔结构暴露出掩埋式电源轨，其中，第一表面与第二表面为衬底相对设置的两个表面。执行填充工艺，以在开口结构中形成应力吸收结构，并在通孔结构中形成导电结构。
-
公开(公告)号：CN119252798A
公开(公告)日：2025-01-03
申请号：CN202411777712.4
申请日：2024-12-04
Applicant: 湖北江城实验室
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 本公开实施例提供了一种半导体的制备方法及半导体结构，其中，所述方法包括：在衬底的第一表面上形成凹槽结构；依次形成第一阻挡层和第一钝化层，第一阻挡层覆盖凹槽结构的侧壁和底部，第一钝化层覆盖第一阻挡层位于凹槽结构的底部的部分；将第一阻挡层与凹槽底部接触的表面定义为预设表面。在凹槽结构中形成掩埋式电源轨；在衬底的第二表面上形成通孔结构，通孔结构暴露出第一阻挡层的预设表面；其中，第一表面与第二表面为衬底相对设置的两个表。形成第二钝化层，第二钝化层位于通孔结构的底部并覆盖至少部分预设表面；在通孔结构中填充第二导电材料以形成导电结构；执行热处理工艺，以在导电结构与掩埋式电源轨之间形成目标界面。
-
公开(公告)号：CN115084369B
公开(公告)日：2024-09-24
申请号：CN202210706279.X
申请日：2022-06-21
Abstract: 本发明公开了一种选通管材料、选通管单元及其制备方法，属于微纳米电子技术领域。所述选通管材料为包括In、Te及M的化合物，其中，M为掺杂元素，且为C、Si、N、As、Sc、Ti、Ga、Hf及Y中的至少一种。所述选通管材料的化学通式为InxTeyM100‑x‑y，其中，x，y为元素的原子百分比，且10≤x≤45，55≤y≤90，0≤100‑x‑y≤15。该选通管材料由In、Te和掺杂元素构成，在In‑Te化合物的基础上进行掺杂，组分相对简单，易于调控，且该化合物热稳定性高，漏电流小，通过进一步元素掺杂可以提高其耐用性，热稳定性以及开态电流密度。
-
公开(公告)号：CN114648108B
公开(公告)日：2024-09-03
申请号：CN202210418444.1
申请日：2022-04-20
Abstract: 本发明公开了一种基于忆阻器的自适应仿生神经元电路及利用该电路实现仿生神经元自适应模拟地方法，激励脉冲和电容C1形成第一充电回路；易失性忆阻器M1、恒定电压源V1以及电容C1构成第一反向充电回路；易失性忆阻器M1、恒定电压源V1以及电容C2构成第二反向充电回路；易失性忆阻器M2、恒定电压源V2以及电容C2构成第二充电回路。利用电容充电行为使得易失性忆阻器发生阈值转变行为，加以恒定电压源的持续输出，实现神经元产生动作电位的基本功能，在激励脉冲的工作过程中，易失性忆阻器的阈值电压逐渐发生变化，实现了在恒定激励下与生物神经元相似的多模式动作电位发放以及放电频率的变化，即实现神经元自适应能力。
-
-
-
-
-
-
-
-
-
Search Results
184
records
(took 0.027 seconds)
