-
公开(公告)号：CN110069008B
公开(公告)日：2020-05-22
申请号：CN201910355579.6
申请日：2019-04-29
Applicant: 复旦大学
IPC: H03M1/50
Abstract: 本发明公开了一种时间数字转换器系统及包含该系统的倍数延迟锁相环，该系统包括：第一级时间数字转换器、第一级数字时间转换器、第一级时间放大器、第二级时间数字转换器、第二级数字时间转换器、第二级时间放大器、第三级逐次逼近寄存器型的模拟数字转换器及数字模拟转换器。本发明所提供的时间数字转换器系统及具有降低带内量化噪声的倍数延迟锁相环，使用类似于Delta‑Sigma的联级算法，有效提高应用于倍数延迟锁相环中的时间数字转换器精度，从而降低量化噪声的大小，并改善倍数延迟锁相环杂散的产生。
-
公开(公告)号：CN111126580A
公开(公告)日：2020-05-08
申请号：CN201911141136.3
申请日：2019-11-20
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种采用Booth编码的多精度权重系数神经网络加速芯片运算装置。本发明装置包括：Booth编码存储模块，用于存储经过Booth编码后的权重系数矩阵；一维部分积产生单元阵列，用于根据Booth编码对特征值进行对应的操作，输出部分积；加法树，用于对同一时刻不同部分积产生模块产生的结果进行求和；一个带可配置移位器的累加器，用于累加不同时刻加法树的输出。通过控制累加器中移位器的移位位数，本装置可以实现多种精度权重系数的乘累加运算。此装置避免了高精度运算单元在实现低精度运算时硬件利用率低下的问题，可以提高深度神经网络加速芯片在处理低精度权重系数神经网络时的吞吐率。
-
公开(公告)号：CN111126579A
公开(公告)日：2020-05-08
申请号：CN201911067669.1
申请日：2019-11-05
Applicant: 复旦大学
IPC: G06N3/06 , G06F1/3234
Abstract: 本发明属于集成电路技术领域，具体为一种适用于二值卷积神经网络计算的存内计算装置。本装置包括：基于静态随机存储器的存内计算阵列，用于实现向量间异或运算；一个多输入加法树，用于对不同输入通道内的异或结果进行累加；一个暂存中间结果的存储单元；一个更新中间结果的累加器组；一个后处理量化单元，用于将高精度的累加结果量化为1位输出特征值；一个控制单元，用于控制计算流程和数据流向。本发明发明能在存储输入数据同时完成二值神经网络中的异或运算，避免了存储单元与计算单元之间频繁的数据交换，从而提高了计算速度，减少了芯片功耗。
-
公开(公告)号：CN111030698A
公开(公告)日：2020-04-17
申请号：CN201911246362.8
申请日：2019-12-08
Applicant: 复旦大学
IPC: H03M1/50
Abstract: 本发明属于集成电路技术领域，具体为具有离散增益之电压时间转换器。本发明的电压时间转换器的核心架构包括动态时间放大器、校正码生成电路、增益校正电路以及反相器；电压时间转换器基本可以实现高线性度且低功耗的特性，其主要根据输入电压的信号产生两条不同大小的电流，使得负载电容以两个不同的速率放电至地，而当放电电压小于反相器的门槛电压后，反相器由0变为1，两反相器输出之间的相位差即为转换后的时间差；增益校正电路根据校正码生成电路的输出打开或关闭调节两输入电压产生的电流大小，扩大增益可调整的范围并减少固定延时的产生，使电压时间转换器得增益保持稳定，且提高电路的转换速率。
-
公开(公告)号：CN110897612A
公开(公告)日：2020-03-24
申请号：CN201911290813.8
申请日：2019-12-15
Applicant: 复旦大学
IPC: A61B5/00 , A61B5/0402 , A61B5/0476 , A61B5/0488
Abstract: 本发明属于模拟电路信号处理技术领域，具体为一种基于正交斩波调制的多通道人体生理信号采集前端。本发明多通道人体生理信号采集前端，主要包括斩波调制开关、仪表放大器、低通滤波器以及模数转换器。本发明通过在不同通道之间采用不同频率、相位、占空比等多种形式但互相正交的斩波信号调制和解调各个通道所采集到的人体生理信号，实现了多通道复用一个仪表放大器，降低了多通道人体生理信号采集前端的面积和功耗，降低了所需斩波频率大小，弱化了仪表放大器带宽的要求以及提高了电路的输入阻抗。
-
Patent Agency Ranking
公开(公告)号：CN110751112A
公开(公告)日：2020-02-04
申请号：CN201911017554.1
申请日：2019-10-24
Applicant: 复旦大学
Abstract: 本发明公开了一种基于计算机视觉的小鼠脑图谱绘制辅助系统及方法，该系统包括预处理模块；检测模块，输入端与预处理模块的第一输出端连接，检测神经元胞体；配准模块，输入端与预处理模块的第二输出端连接，进行配准比对；识别分区模块，输入端与配准模块的输出端连接，对鼠脑显微图像进行分区；映射模块，第一输入端与检测模块的输出端连接，第二输入端与识别分区模块的输出端连接，将神经元胞体与鼠脑显微图像分区一一映射完成小鼠脑图谱辅助绘制。此发明解决了现有软件准确率不足和深度学习算法应用不全面的问题，借助于计算机视觉算法进行图像分解和图像特征提取和检测，实现了小鼠脑图谱绘制辅助系统自动和半自动化操作。
-
公开(公告)号：CN110649922A
公开(公告)日：2020-01-03
申请号：CN201911026411.7
申请日：2019-10-26
Applicant: 复旦大学
IPC: H03L7/18
Abstract: 本发明属于集成电路技术领域，具体为一种数字时钟倍频器。本发明的数字时钟倍频器包括：包括若干个级联的二倍频单元，每个二倍频单元由一个占空比恢复电路和一个二倍频器级联而成；占空比恢复电路用于将任意占空比的输入信号恢复至占空比为50%；所述二倍频器：产生50%占空比的输入信号的二倍频信号。本发明通过级联占空比恢复电路和二倍频器，产生输入时钟的多倍频信号。本发明的检测和控制电路均可由标准数字电路实现，可以方便地应用于数字系统或混合信号系统中，提供多个不同频率的时钟。
-
-
公开(公告)号：CN109167577A
公开(公告)日：2019-01-08
申请号：CN201811000364.4
申请日：2018-08-30
Applicant: 复旦大学
IPC: H03F1/26
Abstract: 本发明属于集成电路技术领域，具体为具有包络检测功能的低噪声放大器。该具有包络检测功能的低噪声放大器在低噪声放大器的基础上添加了一条包络检测支路，它可以在输入信号被放大前提取包络，改变输入偏置电压，从而抑制带内干扰，同时保持较小的噪声系数和低功耗，并且适合长距离的无线应用。该低噪声放大器还可级联使用，进一步增加信号干扰比。为了减少PVT变化导致的非恒定包络干扰，还提出了一种包络反馈环路，可以自动校准输出包络。这种具有包络检测功能的低噪声放大器同时兼顾电压动态范围和噪声性能两个重要指标，为无线网络应用的多网络共存提供了前提条件。
-
公开(公告)号：CN106022472A
公开(公告)日：2016-10-12
申请号：CN201610342944.6
申请日：2016-05-23
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种嵌入式深度学习处理器。该深度学习处理器包括：中央处理器（CPU），完成处理器学习和运行过程中必要的逻辑运算、控制及存储工作；深度学习单元，深度学习算法的硬件实现单元，是进行深度学习处理的核心部件。该深度学习处理器结合传统CPU与深度学习组合单元，其中深度学习组合单元可由多个深度学习单元任意组合，具有可扩展性，可针对不同的计算规模，作为人工智能应用的核心处理器。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.021 seconds)
