公开(公告)号：CN100585859C

公开(公告)日：2010-01-27

申请号：CN200610136540.8

申请日：2006-10-25

Applicant: 国际商业机器公司

Inventor： 杰克·A·曼德尔曼 ,  程慷果

IPC: H01L27/105 ,  H01L27/108 ,  H01L27/092 ,  H01L21/8239 ,  H01L21/8242 ,  H01L21/8238

CPC classification number: H01L27/10841 ,  G11C11/403 ,  G11C11/405 ,  H01L27/0207 ,  H01L27/10864 ,  H01L27/10894 ,  H01L29/045

Abstract: 本发明涉及增益单元及其制作和使用方法，第一方面，提供一种第一装置。第一装置是衬底的存储器单元，包括：(1)具有和衬底的表面近似处于同一平面的定向的PFET；和(2)连接到近似平面的PFET的NFET。衬底中NFET的定向和PFET的定向近似垂直。提供多个其它方面。

公开(公告)号：CN100483671C

公开(公告)日：2009-04-29

申请号：CN200610142854.9

申请日：2006-10-27

Applicant: 国际商业机器公司

Inventor： 杰克·阿兰·迈德曼 ,  程慷果

IPC: H01L21/762 ,  H01L21/8242 ,  H01L21/82 ,  H01L27/108 ,  H01L27/02

CPC classification number: H01L27/1087 ,  H01L29/66181 ,  H01L29/945

Abstract: 本发明公开了一种半导体结构，这种半导体结构包括在衬底中形成的沟槽和在沟槽的侧壁附近延伸的埋入的隔离圈。埋入的隔离圈通过由衬底材料构成的埋入的多孔区形成的绝缘体构成。通过使用掩模和离子注入或者通过屏蔽沟槽侧壁并使用掺杂剂扩散限定的埋入的掺杂区形成多孔区。有利地，通过氧化法将多孔区转变为氧化物绝缘体。这种半导体结构可以是存储器单元的存储电容器，该存储器单元进一步具有在沟槽附近的埋入的极板和在沟槽里面的电容器节点，通过在沟槽侧壁上形成的节点电介质使该电容器节点与埋入的极板分离。

公开(公告)号：CN100468628C

公开(公告)日：2009-03-11

申请号：CN200610137543.3

申请日：2006-10-25

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  J·A·曼德尔曼 ,  B·J·格里恩

IPC: H01L21/20 ,  H01L21/762 ,  H01L21/84 ,  H01L27/12

CPC classification number: H01L21/76251 ,  H01L21/76245 ,  Y10S438/933

Abstract: 一种半导体结构包括单晶体含锗层，优选基本上纯锗，衬底，以及将含锗层与衬底分开的掩埋绝缘层。多孔层，其可以是多孔硅，在衬底上形成，而含锗层在多孔硅层上形成。可以将多孔层转变为提供掩埋绝缘层的氧化层。作为选择，可以将含锗层从多孔层转移到另一个衬底上的绝缘层。转移后，绝缘层掩埋在后一衬底和含锗层之间。

公开(公告)号：CN100461368C

公开(公告)日：2009-02-11

申请号：CN200610072641.3

申请日：2006-04-05

Applicant: 国际商业机器公司

Inventor： 程慷果

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12

CPC classification number: H01L29/78603 ,  H01L21/2007 ,  H01L21/3003 ,  H01L29/1054 ,  H01L29/51 ,  H01L29/66772 ,  H01L29/78654

Abstract: 一种用于形成SOI衬底和在该SOI衬底上建立的集成电路的方法和结构，在衬底的掩埋绝缘体层中包含氘。该掩埋绝缘体层中的氘作为储备层，以在整个器件制造工艺中供应氘。提供足够量的氘来扩散到掩埋绝缘体层之外，以到达并钝化栅绝缘体中的缺陷和在晶体管体与栅绝缘体之间界面处的缺陷，并且补充从该界面扩散出去的氘。

公开(公告)号：CN100385615C

公开(公告)日：2008-04-30

申请号：CN200510008258.7

申请日：2005-02-07

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  拉马查恩德拉·德瓦卡鲁尼

IPC: H01L21/00

CPC classification number: H01L29/1054 ,  H01L21/823412 ,  H01L29/739 ,  H01L29/78687

Abstract: 公开了一种方法，它包括在衬底上形成应变材料和弛豫材料的图形；在应变材料中形成应变器件；以及在弛豫材料中形成非应变器件。在一个实施方案中，应变材料是处于拉伸或压缩状态的硅(Si)，而弛豫材料是处于正常状态的Si。硅锗(SiGe)、碳化硅(SiC)、或相似材料的缓冲层被形成在衬底上，且具有与衬底的晶格常数/结构失配。SiGe、SiC、或相似材料的弛豫层被形成在缓冲层上，并使应变材料处于拉伸或压缩状态。在另一实施方案中，掺碳的硅或掺锗的硅被用来形成应变材料。此结构包括其上图形化有应变材料和非应变材料的多层衬底。

公开(公告)号：CN1956214A

公开(公告)日：2007-05-02

申请号：CN200610141247.0

申请日：2006-09-29

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  程慷果

IPC: H01L29/12 ,  H01L29/772 ,  H01L29/78 ,  H01L21/335 ,  H01L21/336

CPC classification number: H01L21/26506 ,  H01L21/26586 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/78

Abstract: 本发明提供了一种场效应晶体管(FET)，包括源极侧半导体；漏极侧半导体；和栅极。源极侧半导体由高迁移率半导体材料构成，并且漏极侧半导体由低泄漏半导体材料构成。在一个实施例中，FET是金属氧化物半导体场效应晶体管(MOSFET)。本发明还提供了用于制造该FET的方法。

公开(公告)号：CN1941412A

公开(公告)日：2007-04-04

申请号：CN200610115911.4

申请日：2006-08-17

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  D·奇丹巴尔拉奥 ,  B·J·格林 ,  J·A·曼德尔曼 ,  K·里姆

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/2652 ,  H01L21/02203 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02299 ,  H01L21/31662 ,  H01L29/1083 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: 一种MOSFET结构包括平面半导体衬底，栅极介质和栅极。超薄(UT)绝缘体上半导体沟道延伸到衬底的上表面下的第一深度并且与栅极自对准以及横向共同延伸。源极漏极区域在上表面下延伸到比第一深度更深的第二深度，并且与UT沟道区域自对准。第一BOX区域延伸穿过整个结构，并且在上表面下从第二深度垂直延伸到第三深度。在UT沟道区域下面的第二BOX区域的上部与栅极自对准并且横向共同延伸，并且在上表面下从第一深度垂直延伸到第三深度，并且第三深度大于第二深度。

公开(公告)号：CN1819182A

公开(公告)日：2006-08-16

申请号：CN200510115839.0

申请日：2005-11-09

Applicant: 国际商业机器公司

Inventor： 王耕 ,  程慷果

IPC: H01L23/544 ,  H01L21/66

CPC classification number: H01L22/34 ,  H01L27/1087 ,  H01L29/8605 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种用于实施形成于半导体器件中的深沟槽的电阻测量的测试结构，包括：一对深沟槽，形成于半导体衬底中。所述一对深沟槽具有形成于其侧表面和底表面上的介质材料，并且其中包括导电填充材料。所述一对深沟槽的底部彼此结合，从而提供通过其的导电路径。

公开(公告)号：CN1630025A

公开(公告)日：2005-06-22

申请号：CN200410092306.0

申请日：2004-11-08

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  杜雷塞蒂·奇达姆巴拉奥

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/20 ,  H01L21/84

CPC classification number: H01L29/78687 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02658 ,  H01L21/2007 ,  H01L21/76251 ,  H01L29/1054 ,  H01L29/66742 ,  H01L29/78603 ,  Y10S438/933

Abstract: 一种半导体器件，含有一个底切的的弛豫SiGe层，该SiGe层下含有空隙。空隙可以填充电介质例如SiO2。在弛豫的SiGe层上可以外延生长一个应变Si层，以结合了一个无缺陷应变Si表面和一个绝缘层上的硅衬底的优点。弛豫的SiGe层可以相对较薄，厚度小于临界厚度。这样，该结构能够容纳浅结，显示出降低的结电容。

公开(公告)号：CN119998949A

公开(公告)日：2025-05-13

申请号：CN202380069672.5

申请日：2023-09-22

Applicant: 国际商业机器公司

Inventor： 李桃 ,  谢瑞龙 ,  程慷果

IPC: H01L23/528 ,  H10D84/85 ,  H01L21/768

Abstract: 半导体芯片器件包括具有后端线层和背侧功率输送网络的衬底。输入功率线电耦合到背侧功率输送网络。虚设晶体管位于具有模拟或数字电路元件的电路中。功率选通晶体管位于虚设晶体管与模拟或数字电路元件之间的电路中。来自功率输入线的功率通过虚设晶体管从背侧功率输送网络提供，并且由功率选通晶体管控制以用于传递到模拟或数字电路元件。该器件使用到虚设晶体管的区域的背侧功率递送来将功率传递到模拟或数字电路元件中，这为功能器件留下更多的前侧占用面积。