-
公开(公告)号：CN105280635B
公开(公告)日：2018-07-20
申请号：CN201410770314.X
申请日：2014-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/04 , H01L21/762
CPC classification number: H01L21/76235 , H01L21/76232 , H01L29/0649 , H01L29/785
Abstract: 本发明提供了一种半导体结构，包括半导体衬底和浅沟槽隔离(STI)。STI包括与半导体衬底相连接的侧壁。STI从半导体衬底的底部突出，并且STI包括与半导体衬底的底部接触的底面、与底面相对的顶面。底面的宽度大于顶面的宽度。
-
公开(公告)号：CN104599970B
公开(公告)日：2018-01-26
申请号：CN201410308658.9
申请日：2014-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
CPC classification number: H01L27/1211 , H01L21/32137 , H01L21/823431 , H01L21/845 , H01L27/0886
Abstract: 本发明提供了用于形成半导体器件的机制的实施例。该半导体器件包括衬底。该半导体器件也包括位于衬底上方的第一鳍和第二鳍。该半导体器件还包括分别横跨在第一鳍和第二鳍上方的第一栅电极和第二栅电极。此外，该半导体器件包括位于第一鳍和第一栅电极之间以及位于第二鳍和第二栅电极之间的栅极介电层。而且，该半导体器件包括位于衬底上方的伪栅电极，并且伪栅电极位于第一栅电极和第二栅电极之间。伪栅电极的上部宽于伪栅电极的下部。
-
公开(公告)号：CN107230672A
公开(公告)日：2017-10-03
申请号：CN201710166573.5
申请日：2017-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 提供一种方法，包含形成电容，其包含沉积底电极层、沉积电容绝缘层于底电极层上、沉积顶电极层于电容绝缘层上，以及沉积介电层于顶电极层上。以制程气体蚀刻介电层，直到露出顶电极层。在蚀刻介电层时，介电层具有第一蚀刻速率，顶电极层具有第二蚀刻速率，且第一蚀刻速率与第二蚀刻速率的比例高于约5.0。
-
公开(公告)号：CN107230660A
公开(公告)日：2017-10-03
申请号：CN201710182629.6
申请日：2017-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/76804 , H01L21/76811 , H01L21/76813 , H01L21/76814 , H01L21/76816 , H01L21/76831 , H01L21/76832 , H01L21/76834 , H01L21/76877 , H01L21/76802 , H01L21/76819
Abstract: 一种半导体装置的制造方法，包含：在介电层的上方，沉积掩模层；图形化掩模层，以形成沟槽；涂覆图形化的光致抗蚀剂，其具有在上述掩模层的上方的部分；以及以图形化的光致抗蚀剂作为蚀刻掩模，蚀刻介电层，在介电层的顶部形成介层窗开口。上述方法还包括移除图形化的光致抗蚀剂；以及蚀刻介电层以形成沟槽与介层窗开口，介层窗开口在沟槽下并连接沟槽，其中使用掩模层作为附加的蚀刻掩模来蚀刻介电层。形成于沟槽与介层窗开口的至少其中之一的聚合物，是使用包含氮与氩的工艺气体而移除。填充沟槽与介层窗开口，分别形成金属线与介层窗。
-
公开(公告)号：CN107170824A
公开(公告)日：2017-09-15
申请号：CN201611215720.5
申请日：2016-12-26
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0924 , H01L21/823821 , H01L21/823842 , H01L29/42376 , H01L29/4983 , H01L29/7855 , H01L29/4908 , H01L29/51
Abstract: 一种半导体装置，包括衬底、绝缘体、栅极介电层、第一栅极结构及第二栅极结构。所述衬底包括沟槽、第一半导体鳍及第二半导体鳍。所述第一栅极结构配置于所述栅极介电层上并局部地覆盖所述第一半导体鳍。所述第一栅极结构包括第一金属栅极及覆盖所述第一金属栅极的第一介电顶盖。所述第二栅极结构配置于所述栅极介电层上并局部地覆盖所述第二半导体鳍。所述第二栅极结构包括第二金属栅极及覆盖所述第二金属栅极的第二介电顶盖。所述第一金属栅极的功函数小于所述第二金属栅极的功函数，且所述第一介电顶盖的厚度小于所述第二介电顶盖的厚度。
-
Patent Agency Ranking
公开(公告)号：CN107134451A
公开(公告)日：2017-09-05
申请号：CN201611112626.7
申请日：2016-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
CPC classification number: H01L21/823431 , H01L21/3083 , H01L21/311 , H01L21/823462 , H01L27/0886 , H01L29/66545 , H01L29/66795 , H01L29/785
Abstract: 一种包括以下步骤的制作鳍型场效晶体管的方法。提供衬底，衬底包括多个沟槽及位于沟槽之间的多个半导体鳍。在沟槽中形成多个绝缘体。执行鳍切割工艺以移除半导体鳍的某些部分，直至在绝缘体之间形成多个凹部为止。形成栅极堆叠结构，以局部地覆盖半导体鳍及绝缘体。
-
公开(公告)号：CN107046001A
公开(公告)日：2017-08-15
申请号：CN201611257134.7
申请日：2016-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
Abstract: 描述一种形成半导体器件制造的方法，包括：在衬底上方形成材料层，在材料层中形成第一沟槽，沿着第一沟槽的侧壁形成第一介电覆盖层，在材料层中形成第二沟槽，同时沿着第一沟槽的侧壁设置覆盖层，沿着第二沟槽的侧壁以及沿着第一沟槽的侧壁形成第二介电覆盖层，以及在第二沟槽和第一沟槽内形成导电部件。本发明还提供了一种半导体器件。
-
公开(公告)号：CN107039430A
公开(公告)日：2017-08-11
申请号：CN201611066772.0
申请日：2016-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/768
Abstract: 本发明的实施例提供了半导体结构及其制造方法。半导体结构包括衬底、第一栅极结构、第一间隔件、源漏结构、第一介电层、导体和保护层。第一栅极结构存在于衬底上。第一间隔件存在于第一栅极结构的侧壁上。源漏结构邻近于第一间隔件。第一介电层存在于第一栅极结构上并且其中具有开口，其中，源漏结构通过开口暴露。导体电连接至源漏结构，其中，导体具有位于第一介电层的开口中的上部和位于上部与源漏结构之间的下部。保护层存在于下部与第一间隔件之间以及上部与源漏结构之间。
-
公开(公告)号：CN107039429A
公开(公告)日：2017-08-11
申请号：CN201611047374.4
申请日：2016-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/768
CPC classification number: H01L29/41775 , H01L21/28512 , H01L29/401 , H01L29/41791 , H01L29/4966 , H01L29/66628 , H01L29/7848 , H01L27/088 , H01L21/76877 , H01L21/823475
Abstract: 一种半导体结构，包括：衬底、至少一个第一栅极结构、至少一个第一间隔件、至少一个源漏结构、至少一个导体以及至少一个保护层。第一栅极结构位于衬底上。第一间隔件位于第一栅极结构的至少一个侧壁上。源漏结构邻近于第一间隔件。导体电连接至源漏结构。保护层位于导体和第一间隔件之间并且保护层位于第一栅极结构的顶面上。本发明还提供了制造半导体结构的方法。
-
公开(公告)号：CN107017286A
公开(公告)日：2017-08-04
申请号：CN201610622326.7
申请日：2016-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明揭露一种半导体元件及其制造方法。半导体元件包含基板、至少一主动区、至少一栅极结构，及绝缘结构。主动区位于至少部分基板内。栅极结构位于主动区上。栅极结构具有至少一端侧壁及顶表面，端侧壁与顶表面交会以形成顶部内角。顶部内角为锐角。绝缘结构位于基板上并相邻于栅极结构的端侧壁。
-
-
-
-
-
-
-
-
-
Search Results
237
records
(took 0.043 seconds)
