一种DSP在轨重构及配置加载方法及系统

    公开(公告)号:CN117539684A

    公开(公告)日:2024-02-09

    申请号:CN202311438479.2

    申请日:2023-10-31

    Abstract: 一种DSP在轨重构及配置加载方法及系统,步骤如下:控制电路接收待重构数据并进行解析处理;将解析处理后的待重构数据,按照FLASH的编程时序要求,依次写入Flash中连续地址的程序数据存储区域;控制电路对待重构加载DSP进行逻辑复位;复位完成后,待重构加载DSP器件向在轨重构加载控制电路依次发送连续的数据地址;在轨重构加载控制电路将接收到的数据地址进行地址译码,并映射出对应Flash中程序数据存储区域地址,依次从Flash中对应的程序数据存储区域读取程序数据,再按照待重构加载DSP的配置接口时序要求,将连续的地址数据放在配置接口上,直到待重构加载DSP所有连续地址所需数据均已读取完成,加载成功。

    一种面向嵌入式处理器的高效寄存器故障注入方法

    公开(公告)号:CN117472676A

    公开(公告)日:2024-01-30

    申请号:CN202311394710.2

    申请日:2023-10-25

    Abstract: 本发明涉及一种面向嵌入式处理器的高效寄存器故障注入方法,包括:对处理器指令集的指令结构进行解析,提取与寄存器操作相关的指令;将寄存器操作相关的指令按照注入时序进行分类,构造指令与注入时序之间的树图结构,获得寄存器操作相关的指令集的故障注入模型;获取用户程序指令,根据故障注入模型构造适配用户程序的寄存器故障注入向量;在程序执行到该指令时,根据故障注入向量执行故障注入。本发明实现了精准的注入时机,能够对硬件资源受到辐照影响发生翻转时的真实情况进行更为精确的模拟,从而提高注入效率;同时本发明可以用于单粒子翻转的防护方案设计验证等应用场合。

    低代价高可靠的星载单机多片SRAM型FPGA在轨重构系统及方法

    公开(公告)号:CN109783434B

    公开(公告)日:2023-05-09

    申请号:CN201811249962.5

    申请日:2018-10-25

    Abstract: 一种低代价高可靠的星载单机多片SRAM型FPGA在轨重构系统,从多片待重构FPGA中选取一片作为重构接口FPGA,在重构接口FPGA内构建外部重构接口电路;外部重构接口电路用于接收地面上注的重构用户功能配置数据和重构指令,将接收的重构用户功能配置数据和重构指令生成重构遥测数据包并发送至在轨重构控制电路,同时将星上的重构遥测信息下传给地面;重构接口配置数据存储器PROM,用于存储重构接口FPGA的重构接口功能配置数据;FLASH中设置不同的空间分别与每个待重构FPGA相对应,用于预先存储每个待重构FPGA的原始用户功能配置数据或者存储在轨重构时使用的重构用户功能配置数据;在轨重构控制电路根据地面遥控指令的控制,负责与重构接口电路之间的通信、重构配置数据的存储以及待重构FPGA的加载和刷新。

    低代价高可靠的星载单机多片SRAM型FPGA在轨重构系统及方法

    公开(公告)号:CN109783434A

    公开(公告)日:2019-05-21

    申请号:CN201811249962.5

    申请日:2018-10-25

    Abstract: 一种低代价高可靠的星载单机多片SRAM型FPGA在轨重构系统,从多片待重构FPGA中选取一片作为重构接口FPGA,在重构接口FPGA内构建外部重构接口电路;外部重构接口电路用于接收地面上注的重构用户功能配置数据和重构指令,将接收的重构用户功能配置数据和重构指令生成重构遥测数据包并发送至在轨重构控制电路,同时将星上的重构遥测信息下传给地面;重构接口配置数据存储器PROM,用于存储重构接口FPGA的重构接口功能配置数据;FLASH中设置不同的空间分别与每个待重构FPGA相对应,用于预先存储每个待重构FPGA的原始用户功能配置数据或者存储在轨重构时使用的重构用户功能配置数据;在轨重构控制电路根据地面遥控指令的控制,负责与重构接口电路之间的通信、重构配置数据的存储以及待重构FPGA的加载和刷新。

    一种具有预加重的差分驱动器

    公开(公告)号:CN106452424B

    公开(公告)日:2019-04-09

    申请号:CN201610782319.3

    申请日:2016-08-30

    Abstract: 本发明涉及一种具有预加重的差分驱动器,包括差分信号生成模块,差分驱动模块、预加重模块、控制信号生成模块和偏置电压模块。本发明在差分驱动器中增加了预加重模块,提高了输出信号的速率和抗干扰性,与输入信号具有良好的匹配度,提高了预加重后信号的质量;控制信号模块具有速率快,延时小的特点,可以精准的在输入信号上升/下降时向驱动电路提供预加重的功能,保证了预加重后的信号质量;在具有双电流源的预加重模块可以工作在更低的电压下,且提供的瞬间高压可以有效的抑制噪声,提高信号传输距离。

    一种用于单粒子软错误故障传播分析的分布式信号拓扑关系构建方法

    公开(公告)号:CN106326553A

    公开(公告)日:2017-01-11

    申请号:CN201610710113.X

    申请日:2016-08-23

    Abstract: 本发明涉及一种用于单粒子软错误故障传播分析的分布式信号拓扑关系构建方法,属于系统单粒子软错误可靠性评估技术领域。本发明的方法基于XDL网表信息中硬件资源构建下的电路节点和对应的信号间级联信息,提出了对电路节点间信号级联信息的级联前向搜索解析方法,构建系统中电路节点间的有向传播拓扑关系,完成了在不同类型硬件资源间的电路信号传播关系分析;同时,根据XDL网表文件所反映出的电路连接与控制配置位信息关联,本发明的方法提出配置信息匹配法则,解析并构建电路节点在资源映射下的内部信号传输关系输路径,完成特定类型的硬件资源下的电路信号传播关系分析。

    一种适用于处理器系统单粒子软错误脆弱点识别方法

    公开(公告)号:CN103678123B

    公开(公告)日:2016-08-17

    申请号:CN201310637395.1

    申请日:2013-11-29

    Abstract: 一种适用于处理器系统单粒子软错误脆弱点识别方法,基于单粒子软错误的防护设计对系统性能和资源的影响,建立脆弱点识别模型分析防护的重要性功能模块。通过编译指令的工作原理,从设计的代码级划分元电路节点(完成预编译代码或者指令序列的特定功能/子功能模块),由编译映射关系从指令级提取元电路节点脆弱性因素,进行等级论域划分,最终利用灰度系统理论对元电路节点的脆弱因素等级划分的不确定区间(灰度区间)进行可信度评估,并按照等级可信度排序得到计算结果。本发明可为处理器系统提供简便的脆弱性分析方法,实现可靠性的前提下减少系统代价和性能损失、提高系统防护效果的目的。

    一种基于汇编指令的动态同步单粒子软错误防护方法

    公开(公告)号:CN104932950A

    公开(公告)日:2015-09-23

    申请号:CN201510310153.0

    申请日:2015-06-08

    Abstract: 一种基于汇编指令的动态同步单粒子软错误防护方法,首先将系统软件划分为多个功能模块,然后对各个功能模块进行汇编指令级编程,得到每个功能模块对应的汇编指令的指令序列,建立各个功能模块的有向图,确定各个模块的静态标识位,最后通过复制各个功能模块的中间变量并行执行后判断、计算进入功能模块的动态签名值并比较来完成动态同步单粒子软错误防护。本发明方法与现有技术相比,利用数据同步并行处理实现汇编指令在空间维度上的冗余设计,并基于软件标识位对功能模块跳转时的软错误进行防护,不仅提升了系统程序的防护执行效率及航天器系统程序软错误防护的可靠性,而且实现简单,运行时间短。

    一种用于SRAM型FPGA的快速可靠性评估方法

    公开(公告)号:CN104598352A

    公开(公告)日:2015-05-06

    申请号:CN201510012002.7

    申请日:2015-01-08

    Abstract: 本发明具体提供了一种用于SRAM型FPGA的快速可靠性评估方法,包括步骤:1)将待处理的VHD源程序按照VHDL硬件语言的设计规则所确定的模块划分准则划分成L个模块;2)结合硬件设计工具ISE,对该L个模块依次进行综合、映射、布局布线及生成XDL文件操作;3)用概率分析法,粗算得到各模块的软错误率并将其添加到粗算集合C1;4)对C1采用最大类间方差算法OSTU选取阈值δ;将软错误率大于δ的模块添加到细算集合C2中;5)对细算集合C2中各模块分别采用蒙特卡洛法进行软错误率SER的精确计算,并将结果从大到小保存于防护集合S中。本发明在保证计算精度的同时,能够尽可能的减少在SRAM型FPGA的可靠性评估过程中的计算时间。

    一种抗单粒子翻转的FFT加固设计方法

    公开(公告)号:CN103955448A

    公开(公告)日:2014-07-30

    申请号:CN201410217007.9

    申请日:2014-05-21

    Abstract: 本发明一种抗单粒子翻转的FFT加固设计方法,包括以下步骤:分析FFT算法及电路结构,对电路中旋转因子存储所需的ROM采用RAM结构进行实现,对RAM的数据和地址进行反馈式的三模冗余加固;对电路中的存储最终结果并实现倒位序的RAM进行加固,将RAM数据和地址分别加固,对地址寄存器和数据分别采用反馈式的三模冗余和三模冗余进行加固;对ROM中查找旋转因子的关键寄存器进行反馈式三模冗余加固。本发明提高了FFT电路在空间环境中的可靠性,增加了FFT电路在抗单粒子翻转方面的能力,在加固设计方面具有一定的灵活性,为设备提供抗单粒子能力更强的FFT电路设计,可迅速应用到星载处理设备的研制中。

Patent Agency Ranking