-
公开(公告)号：CN103107780A
公开(公告)日：2013-05-15
申请号：CN201210573924.1
申请日：2012-12-26
Applicant: 清华大学深圳研究生院
IPC: H03F1/26
Abstract: 本发明公开了一种斩波放大器，包括第一级斩波开关、第一级放大电路、第二级斩波开关、第二级放大电路，所述第一级放大电路为带通放大电路，所述带通放大电路的通带频率分布在所述第一级斩波开关的斩波频率两侧，覆盖被斩波到高频的输入信号所在的频率范围，而不包含所述第一级放大电路的等效输入失调电压所在的频率范围。与现有技术相比，本发明具有能够降低斩波放大器的失调电压及低频噪声造成的残余纹波的有益效果。
-
公开(公告)号：CN103066936A
公开(公告)日：2013-04-24
申请号：CN201210569537.0
申请日：2012-12-25
Applicant: 清华大学深圳研究生院
IPC: H03F3/45
Abstract: 本发明公开了一种预放大器通过控制延时的失调校正方法，所述预放大器包括第一PMOS晶体管，第二PMOS晶体管，第三NMOS晶体管，第四NMOS晶体管和第五NMOS晶体管，通过对负载管第一PMOS晶体管MP1与第二PMOS晶体管MP2栅极上的控制信号的信号起始时刻进行调节控制，从而调节左右两侧支路上的平均电流，进而在电路中出现失调时，也能确保电源到左右两侧输出端节点处的压降相等，从而确保输出端电压Voutp和Voutn相等，对失调进行校正。本发明的预放大器通过控制延时的失调校正方法中，不需要在预放大器电路中增设可控电容或MOS管，因此不会对输入端电压造成负载效应。
-
公开(公告)号：CN103051289A
公开(公告)日：2013-04-17
申请号：CN201210554992.3
申请日：2012-12-20
Applicant: 清华大学深圳研究生院
Abstract: 一种低时钟串扰的预放大器，包括一个偏置电流源MOS管、一对输入MOS管和一对负载MOS管、第五MOS管、第六MOS管和第七MOS管，所述第五MOS管和所述第六MOS管的栅极接地，所述第五MOS管的源极接其中一个负载MOS管的漏极，所述第五MOS管的漏极接其中一个输入MOS管的漏极，所述第六MOS管的源极接另一个负载MOS管的漏极，所述第六MOS管的漏极接另一个输入MOS管的漏极，所述第七MOS管的源极接所述偏置电流源MOS管的漏极，所述第七MOS管的漏极接所述一对输入MOS管的源极，所述第七MOS管的栅极接电源。在此还公开了具有该预放大器的动态比较器及电路。本发明能够屏蔽时钟信号向预放大器输入端的耦合作用，减小时钟信号对输入端的串扰。
-
公开(公告)号：CN102780663A
公开(公告)日：2012-11-14
申请号：CN201210237818.6
申请日：2012-07-09
Applicant: 清华大学
IPC: H04L25/03
Abstract: 一种应用于高速串行接口的连续时间均衡电路，包括耦合到地的可编程匹配电阻模块，连续时间均衡放大器电路和失调校准模块，外部数据信号通过直流耦合或交流耦合连接可编程匹配电阻模块，产生本地接收到的信号INN和INP，该信号通过连续时间均衡放大器进行数据均衡，同时完成直流电平转换，将参考到地的未均衡数据信号INN和INP转化为参考到电源的均衡数据信号OUTN和OUTP，同时通过失调校准模块测量系统失调，调节失调校准模块的输出Ioffsetn和Ioffsetp，完成失调去除，本发明利用连续时间均衡放大器同时对数据进行了电平转化，失调校准，均衡放大三项功能，降低了数据传输的误码率，减小了集成电路的功耗和面积。
-
-
Patent Agency Ranking
公开(公告)号：CN101145207B
公开(公告)日：2011-06-29
申请号：CN200710176858.3
申请日：2007-11-06
Applicant: 清华大学
IPC: G06K17/00
Abstract: 本发明公开了属于模拟集成电路设计领域，特别涉及RFID读写器的射频接收机中耦合滤波电路的一种用于RFID读写器的可变带宽滤波电路。在直接变频的下变频混频器和中频放大器之间连接电容C和电阻R组成的高通滤波器；在电阻R两端并联可控的MOS管开关，构成具有可变带宽的高速滤波电路。应用于RFID读写器集成电路，该高通滤波电路以滤除直接变频引入的直流和低频分量。通过对滤波电路中的电阻两端并联可控开关，使其在特定的输入信号下，高通滤波电路的带宽随信号而改变，从而具有快速的时域响应，提高了读写器的速度。
-
-
公开(公告)号：CN101145207A
公开(公告)日：2008-03-19
申请号：CN200710176858.3
申请日：2007-11-06
Applicant: 清华大学
IPC: G06K17/00
Abstract: 本发明公开了属于模拟集成电路设计领域，特别涉及RFID读写器的射频接收机中耦合滤波电路的一种用于RFID读写器的可变带宽滤波电路。在直接变频的下变频混频器和中频放大器之间连接电容C和电阻R组成的高通滤波器；在电阻R两端并联可控的MOS管开关，构成具有可变带宽的高速滤波电路。应用于RFID读写器集成电路，该高通滤波电路以滤除直接变频引入的直流和低频分量。通过对滤波电路中的电阻两端并联可控开关，使其在特定的输入信号下，高通滤波电路的带宽随信号而改变，从而具有快速的时域响应，提高了读写器的速度。
-
公开(公告)号：CN116860203A
公开(公告)日：2023-10-10
申请号：CN202310659324.5
申请日：2023-06-05
Applicant: 清华大学
Abstract: 本申请提供一种全加器，包括第一同或逻辑门、第二反相器、第一异或逻辑门和选择器，第一同或逻辑门用于实现第一信号和第二信号的同或，输出进位传播信号的互补信号，第二反相器的输入端连接第一同或逻辑门的输出端，第二反相器的输出端用于输出进位传播信号。第一异或逻辑门的第一控制端连接第二反相器的输出端，第二控制端连接第一同或逻辑门的输出端，输入端接收进位输入信号，输出端输出和位输出信号。通过第二反相器产生进位传播信号，能够节省电路实现面积以及负载电容，实现较低的动态功耗，并能够消除延迟较大限制性能的进位传播信号产生模块，提高全加器的性能。
-
公开(公告)号：CN116719503A
公开(公告)日：2023-09-08
申请号：CN202310539398.5
申请日：2023-05-12
Applicant: 清华大学
IPC: G06F7/503
Abstract: 本发明集成电路领域，提供一种全加器及芯片，其中全加器包括：第一反相器、和位输出电路以及进位输出电路；和位输出电路采用传输管逻辑；进位输出电路采用静态互补CMOS结构；第一反相器用于生成进位输入端的进位输入信号的反相信号并提供给第一节点；和位输出电路用于对第一加数端输入的第一加数信号和第二加数端输入的第二加数信号进行第一逻辑运算得到中间信号，以及基于反相信号，对中间信号和进位输入信号进行第二逻辑运算得到和位输出信号并提供给和位输出端；进位输出电路用于基于第一加数信号、第二加数信号以及进位输入信号得到进位输出信号并提供给进位输出端。如此实现全加器性能的提升。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.023 seconds)
